还未设置个性签名
成为VIP会员 享9项特权: 开通会员

完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>

3天内不再提示

主从sr触发器基本原理分析

饶舜驰 来源:电子发烧友整理 2018-02-08 14:07 次阅读

下图为主从sr触发器电路

主从sr触发器基本原理分析

图1 从sr触发器电路图

主从sr触发器基本原理分析

工作原理:

(1)S=1,R=0

CP=1:CP/=0,G3、G4被封锁,输出为1,从触发器输出保持原状态

主触发器中G8、G9打开,输出主从sr触发器基本原理分析

CP:1→0:G7、G8被封锁,输出为1,主触发器输出保持原状态主从sr触发器基本原理分析

从触发器根据主触发器输出动作Q=1,主从sr触发器基本原理分析=0,触发器为1状态

CP=0:主触发器保持,从触发器也保持。

CP:0→1:从触发器被封锁,输出保持。

(2)S=0,R=1

CP=1时:CP/=0,G3、G4被封锁,输出为1,从触发器输出保持原状态

主触发器中G8、G9打开,输出:主从sr触发器基本原理分析

CP:1→0:G7、G8被封锁,主触发器输出保持原状态主从sr触发器基本原理分析

从触发器根据主触发器输出动作Q=0, 主从sr触发器基本原理分析=1,触发器为0状态

CP=0:主触发器保持,从触发器也保持。

CP:0→1:从触发器被封锁,输出保持。

(3)S=R=0:主触发器保持状态不变,

CP:1→0,从触发器也保持状态不变。

(4)

主从sr触发器基本原理分析

约束条件:SR=0

综上所述,图1(a)所示的主从触发器的工作分两步进行。第一步,当CP由0跳变到1及CP=1期间,主触发器接收输入信号激励,状态发生变化;而主从sr触发器基本原理分析由1变为0,主从sr触发器基本原理分析=0,从触发器被封锁,因此,触发器状态保持不变,这一步称为准备阶段。第二步是当CP由1跳变到0,且CP=0期间,主触发器被封锁,状态保持不变;而从触发器时钟主从sr触发器基本原理分析由0跳变到1,接收这一时刻主触发器的状态,触发器输出状态发生变化。

主从sr触发器基本原理分析

图2 从sr触发器工作波形

在CP的一个变化周期内,只有在CP下降沿来到的瞬间,触发器输出状态(Q、主从sr触发器基本原理分析)才能发生一次翻转,这种触发方式称为脉冲触发。因此,这种触发器能有效地克服空翻。图2所示为主从RS触发器的工作波形。在图1(b)中CP端的小圆圈“〇”表示触发器是CP下降沿触发的。

  • 触发器
    +关注

    关注

    12

    文章

    1003

    浏览量

    56769
  • SR触发器
    +关注

    关注

    0

    文章

    4

    浏览量

    11361
  • 主从sr触发器

    关注

    0

    文章

    1

    浏览量

    1646
收藏 人收藏

    评论

    相关推荐

    一个简单的12V至300V逆变器

    描述 逆变器12V至300V DC 这是一个简单的逆变器,使用pwm触发器,因此易于预测 ...
    发表于 08-08 07:24 410次 阅读

    Type C转DC5.5 PD QC触发器开源

    电子发烧友网站提供《Type C转DC5.5 PD QC触发器开源.zip》资料免费下载
    发表于 08-04 15:22 13次 阅读
    Type C转DC5.5 PD QC触发器开源

    D触发器都有哪几种类型?对应什么样的代码?

    今天我们来研究一下D触发器都有哪几种类型?又对应什么样的代码?
    的头像 其实znvm 发表于 08-02 09:07 64次 阅读
    D触发器都有哪几种类型?对应什么样的代码?

    寄存器与锁存器与触发器

    这是可能有点主观的领域之一,具体取决于一个人的背景,术语随着时间的推移而演变的事实进一步混淆了这一点....
    的头像 h1654155275.3239 发表于 07-28 14:07 84次 阅读

    可重触发多谐振荡器的数据表

    从数据表的第一页开始,我们看到 HC123 是“带复位功能的双可重触发单稳态多谐振荡器”,而 HC4....
    的头像 lalajie 发表于 07-28 08:02 106次 阅读
    可重触发多谐振荡器的数据表

    超声波定性测距传感器

    此应用程序的主要目标是使用 Dialog Semiconductor 的SLG47105V设计一种超....
    的头像 远风 发表于 07-26 08:02 145次 阅读
    超声波定性测距传感器

    为什么要对移动条件FB PSPS进行编程呢

    应用移动条件是为了能有目的地让机器人停机,例如出现故障情况或者在锁闭的时候。
    的头像 机器人及PLC自动化应用 发表于 07-23 16:59 362次 阅读
    为什么要对移动条件FB PSPS进行编程呢

    带有时钟使能和同步清零的D触发器

    每个 Slice 有 8 个 FF 。四个可以配置为 D 型触发器或电平敏感锁存器,另外四个只能配置....
    发表于 07-22 10:05 67次 阅读

    一文解析最严格的等价性比对验证combinational equivalence

    Combinational equivalence是使用EDA工具进行等价性比对中最成熟的FEV技术....
    的头像 city_prolove 发表于 07-19 09:48 484次 阅读

    寻找开源硬件成功的触发器

    过去十年的定义是各种技术领域的开源创新。软件堆栈的可公开访问性质使开发人员社区能够交换代码并实现想法....
    发表于 07-15 08:17 229次 阅读
    寻找开源硬件成功的触发器

    深度解读IC设计的多时钟域设计方案

    假如考虑处理器和存储器的工作频率为500MHz,带有存储器控制器的浮点引擎的工作频率为666.66M....
    发表于 07-12 11:59 943次 阅读
    深度解读IC设计的多时钟域设计方案

    Xilinx的XC2064是如何对它进行编程的

    现场可编程门阵列(FPGA)可以实现任意数字逻辑,从微处理器到视频生成器或加密矿机,一应俱全。FPG....
    发表于 07-12 09:09 361次 阅读

    数字电子技术重要知识点汇总

    数字电子技术重要知识点汇总免费下载。
    发表于 07-06 17:06 152次 阅读

    使用示波器开发和解决硬件和软件问题

      所有这些触发器对于调试硬件和软件问题都很有价值。对于数字示波器,“触发快乐”是一件好事。学习如何....
    的头像 星星科技指导员 发表于 07-05 10:25 1201次 阅读
    使用示波器开发和解决硬件和软件问题

    亚稳态理论介绍

    在同步系统中,数据始终相对于时钟具有固定的关系 当该关系满足设备的建立和保持要求时,输出将在其指定的....
    的头像 FPGA之家 发表于 07-03 10:49 321次 阅读

    嵌入式数据库中的变更数据捕获

      触发器和事件通知方案是变更数据捕获的经典用例。毕竟,触发器是在指定表的 INSERT、UPDAT....
    的头像 星星科技指导员 发表于 06-30 15:00 164次 阅读

    讨论跨时钟域时可能出现的三个主要问题及其解决方案

    如今,SoCs正变得越来越复杂,数据经常从一个时钟域传输到另一个时钟域。 上图信号A由C1时钟域触发,被C2时钟域采样。根据...
    发表于 06-23 15:34 660次 阅读

    DSP接光耦隔离输出为什么要在中间接个与非门施密特触发器呢

    最近看到一个电路,DSP接光耦隔离输出,中间接了个与非门施密特触发器,为什么?几个原因?之前没接触过DSP,知道给我说下...
    发表于 06-22 15:25 2138次 阅读

    电源排序系统加速设计和调试

    在任何复杂系统的开发过程中自然会出现错误。理想情况下,大多数错误都会在开发过程中出现并被根除,但有些....
    的头像 星星科技指导员 发表于 06-20 15:12 274次 阅读
    电源排序系统加速设计和调试

    使用数字示波器开发和解决硬件和软件问题

      许多数字示波器现在提供分析串行协议的能力,例如 I 2 C、SPI 或 RS232/UARTS。....
    的头像 星星科技指导员 发表于 06-20 09:58 2505次 阅读
    使用数字示波器开发和解决硬件和软件问题

    介绍NuMaker-IoT-M487开发板的ADC外设功能的使用

    1、NuMaker-IoT-M487 之ADC外设介绍​我们在接触一块新的板子时,需要先了解这款开发板的各种性能和接口,最好的方法是从...
    发表于 06-17 17:03 2631次 阅读

    PL/R可加载过程语言

    ./oschina_soft/plr.zip
    发表于 06-17 09:20 42次 阅读
    PL/R可加载过程语言

    CAN总线系统架构在车联网领域中的应用

      对于CAN FD,大部分汽车厂商的测试规范仍然有效,不受限制。在某些测试用例中需要升级,而另一些....
    的头像 星星科技指导员 发表于 06-16 16:35 452次 阅读
    CAN总线系统架构在车联网领域中的应用

    Johnson约翰逊计数器Verilog实现

    扭环形计数器,约翰逊计数器,每次状态变化时仅有一个触发器发生翻转,译码不存在竞争冒险,在n(n≥3)....
    的头像 FPGA之家 发表于 06-15 09:27 317次 阅读

    五个广泛使用的特殊寄存器

      下一步是学习如何在 IP-XACT 或 SystemRDL 中定义这些特殊寄存器。还需要学习如何....
    的头像 星星科技指导员 发表于 06-08 09:55 421次 阅读
    五个广泛使用的特殊寄存器

    分层DFT实施在最大化SoC吞吐量方面的重要性

      在本文中,我们探讨了包装器的重要性和包装器单元的类型。如上所述,包装器的特征和功能访问以及包装器....
    的头像 星星科技指导员 发表于 06-02 10:42 361次 阅读
    分层DFT实施在最大化SoC吞吐量方面的重要性

    Arasan宣布最新Total IP解决方案

    加利福尼亚州圣荷西2022年5月18日 /美通社/ -- 面向当今片上系统(SoC)市场的Total....
    的头像 21克888 发表于 05-19 15:56 554次 阅读
    Arasan宣布最新Total IP解决方案

    TouchGFX 4.12提高STM32微控制器的性能

      TouchGFX Designer 也有一些令人兴奋的更新。除了使这些新功能更易于访问之外,新工....
    的头像 星星科技指导员 发表于 05-13 14:56 363次 阅读
    TouchGFX 4.12提高STM32微控制器的性能

    高温晶闸管TN5015H-6G应对新挑战的解决方案

      TN5015H-6G 专注于 SCR 的保护功能,由于其 15 mA 调谐栅极,是浪涌电压斜坡中....
    的头像 星星科技指导员 发表于 05-11 17:29 409次 阅读

    如何从ISCAS89的算例文件中得到触发器的连接情况?

    在部分扫描问题中(partial scan problem),目前需要获得所有触发器(flip-flop)之间的依赖情况(连接关系)。也就是得到触发器的...
    发表于 05-07 11:30 8605次 阅读
    如何从ISCAS89的算例文件中得到触发器的连接情况?

    在FPGA开发中尽量避免全局复位的使用?

    在这些情况下,复位信号的变化与FGPA芯片内部信号相比看起来是及其缓慢的,例如,复位按钮产生的复位信....
    的头像 FPGA设计论坛 发表于 05-06 10:48 1690次 阅读

    55定时器单稳态触发器电路及Multisim实例仿真

      555定时器(Timer)因内部有3个5K欧姆分压电阻而得名,是一种多用途的模数混合集成电路,它....
    发表于 04-12 14:12 720次 阅读

    多时钟域的设计和综合技巧系列

    1、纯粹的单时钟同步设计 纯粹的单时钟同步设计是一种奢望。大部分的ASIC设计都由多个异步时钟驱动,并且对数据信号和控制信...
    发表于 04-11 17:06 4718次 阅读
    多时钟域的设计和综合技巧系列

    详解复位电路的基础知识

    复位信号在数字电路里面的重要性仅次于时钟信号。对电路的复位往往是指对触发器的复位,也就是说电路的复位....
    的头像 STM32嵌入式开发 发表于 03-22 08:53 6776次 阅读

    时序逻辑中的阻塞和非阻塞

    Verilog HDL的赋值语句分为阻塞赋值和非阻塞赋值两种。阻塞赋值是指在当前赋值完成前阻塞其他类....
    的头像 FPGA之家 发表于 03-15 13:53 994次 阅读

    FDCE/FDPE/FDRE/FDSE触发器简介

    每个 Slice 有 8 个 FF 。四个可以配置为 D 型触发器或电平敏感锁存器,另外四个只能配置....
    的头像 FPGA之家 发表于 03-15 11:59 1445次 阅读

    Verilog RTL和触发器中的同步和异步复位功能分析

    没有任何寄存器逻辑,RTL设计是不完整的。RTL是寄存器传输级或逻辑,用于描述依赖于当前输入和过去输....
    的头像 OpenFPGA 发表于 03-15 10:56 862次 阅读

    一文详解时序电路

    组合电路是根据当前输入信号的组合来决定输出电平的电路,换言之,就是现在的输出不会被过去的输入所左右,....
    的头像 硬件攻城狮 发表于 03-09 16:41 5461次 阅读
    一文详解时序电路

    异步设计之Verilog时序分析

    没有任何寄存器逻辑,RTL设计是不完整的。RTL是寄存器传输级或逻辑,用于描述依赖于当前输入和过去输....
    的头像 OpenFPGA 发表于 03-09 15:28 976次 阅读

    单路D型触发器有何功能呢?有哪些引脚

    单路D型触发器有何功能呢?有哪些引脚? 如何利用单路D型触发器去设计一种自锁开关? ...
    发表于 02-28 08:06 1306次 阅读

    如何理解FPGA设计中的打拍(寄存)和亚稳态

    可能很多FPGA初学者在刚开始学习FPGA设计的时候(当然也包括我自己),经常听到类似于”这个信号需....
    的头像 赛灵思 发表于 02-26 18:43 2240次 阅读
    如何理解FPGA设计中的打拍(寄存)和亚稳态

    详解FPGA中建立时间与保持时间

    同步电路系统设计将系统状态的变化与时钟信号同步,并通过这种理想化的方式降低电路设计难度。同步电路设计....
    的头像 赛灵思 发表于 02-26 16:59 852次 阅读
    详解FPGA中建立时间与保持时间

    FPGA触发器与寄存器的区别在哪

    (14)FPGA触发器与寄存器区别1.1 目录1)目录2)FPGA简介3)Verilog HDL简介4)FPGA触发器与寄存器区别5)结语...
    发表于 02-23 06:16 499次 阅读

    基于FPGA的TDC延时设计方案

      采用FPGA的CARRY4进位单元,每个CARRY4的COUT连接到下一个CARRY4的CIN,....
    的头像 赛灵思 发表于 02-16 16:21 1636次 阅读
    基于FPGA的TDC延时设计方案

    常见的触发器包括哪些

    单片机内部有大量寄存器, 寄存器是一种能够存储数据的电路, 由触发器构成。1.触发器触发器是一种具有记忆存储功能的电路, 由门...
    发表于 01-20 07:13 972次 阅读

    施密特触发器具有哪些特性呢

    施密特触发器具有如下特性:输入电压有两个阀值VL、VH,VL施密特触发器通常用作缓冲器消除输入端的干扰。施密特触发器原理...
    发表于 01-18 09:39 2010次 阅读

    运算放大器的应用和种类有哪些

    运算放大器是具有很高放大倍数的电路单元,运算放大器的种类繁多,应用非常广泛。
    的头像 我快闭嘴 发表于 01-14 18:16 3156次 阅读

    轻触开关电路介绍及开关机延时处理

    轻触开关电路现已广泛使用于电话机、手机和电子词典等数码产品中,其完成方法多种多样。一般可选用RS触发....
    发表于 01-04 13:52 781次 阅读

    st里的电路知识(一)

    专业知识不能忘,这一期讲讲单片机的知识,以stm32f103为例,谈谈。基础知识GPIO:(英语:G....
    发表于 12-22 19:50 169次 阅读
    st里的电路知识(一)

    芯片处理数据的原理

    芯片是由大量晶体管组成,一个小小的芯片里面小到有几百个晶体管,大到有上万个晶体管,是现代科技的一项伟....
    的头像 倩倩 发表于 12-16 10:21 2999次 阅读

    基于软件定义无线电的实时频谱分析仪功能概述(六)捕获控制方式

    虹科HK-R5550实时频谱分析仪是集成的无线电接收器和数字化仪/分析仪,能够定义并执行实时、精密的....
    的头像 Sophia_wff 发表于 12-15 11:47 65次 阅读
    基于软件定义无线电的实时频谱分析仪功能概述(六)捕获控制方式

    Ellisys Explorer200PRO2.0协议分析仪的亮点

    Ellisys Explorer 200PRO 2.0协议分析仪是一种非侵入式高速usb2.0协议分....
    发表于 12-07 13:45 295次 阅读

    74HC595芯片工作原理细致分析(以及级联拓展应用),以及芯片控制继电器原理 / 代码

    74HC595芯片工作原理分析说明概要:(1).想要学会一个全新的芯片,需要去看八个地方,也就是八步....
    发表于 11-23 18:06 374次 阅读
    74HC595芯片工作原理细致分析(以及级联拓展应用),以及芯片控制继电器原理 / 代码

    SN74LS652 八路总线收发器和寄存器

    这些设备包括总线收发器电路,D型触发器和控制电路,用于直接从数据总线或从数据总线多路传输数据。内部存储寄存器。启用GAB和G \ BA以控制收发器功能。提供SAB和SBA控制引脚以选择是否传输实时数据或存储数据。低输入电平选择实时数据,高选择存储数据。以下示例演示了可以使用'LS651,'LS652和'LS653执行的四种基本总线管理功能。 A或B数据总线上的数据或两者都可以通过适当的时钟引脚(CAB或CBA)从低到高的跳变存储在内部D触发器中,而不管选择或启用控制引脚。当SAB或SBA处于实时传输模式时,通过同时启用GAB和G \ BA,还可以在不使用内部D型触发器的情况下存储数据。在此配置中,每个输出都会增强其输入。因此,当两组总线的所有其他数据源都处于高阻抗时,每组总线将保持其最后状态。 SN54LS651至SN54LS653的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74LS651至SN74LS653的工作温度范围为0°C至70°C。 特性 总线收发器/寄存器 A和B总线的独立寄存器和启用 Multiplexed Real - 时间和存储数据 ...
    发表于 11-17 16:52 367次 阅读

    定时器电路图(声光提示定时器电路/555定时器电路/相片曝光定时器电路)

    定时器根据其输入条件导致完成动作的不同可分为接通延时型定时器、断开延时型定时器、保持型接通延时定时器....
    发表于 11-07 15:37 13826次 阅读
    定时器电路图(声光提示定时器电路/555定时器电路/相片曝光定时器电路)

    8位CPU设计(1) 门电路和锁存器、触发器

    这是一个系列文章,从最简单的门电路介绍,从基础的锁存器、触发器、编码器、译码器等一系列数字逻辑电路开....
    发表于 11-06 09:20 298次 阅读
    8位CPU设计(1) 门电路和锁存器、触发器

    定时器电路图工作原理(声光提示定时器电路/555定时器电路/相片曝光定时器电路)

    定时器根据其输入条件导致完成动作的不同可分为接通延时型定时器、断开延时型定时器、保持型接通延时定时器....
    发表于 11-05 16:07 15026次 阅读
    定时器电路图工作原理(声光提示定时器电路/555定时器电路/相片曝光定时器电路)

    片上可编程系统原理及应用

    片上可编程系统SOPC是一种灵活、高效的SoC解决方案,而FPGA 是可编程再设计的“万能”芯片,F....
    发表于 10-01 09:07 929次 阅读

    FPGA的特点和优势

    基于上述特点,FPGA芯片早期作为ASIC芯片的半定制化电路替代品应用于部分场景中,近年来,随着微软....
    的头像 润和软件 发表于 08-16 09:20 8019次 阅读

    单稳态触发器的工作原理

    单稳态触发器只有一个稳定状态,一个暂稳态。在外加脉冲的作用下,单稳态触发器可以从一个稳定状态翻转到一....
    的头像 汽车玩家 发表于 08-12 16:27 6506次 阅读

    锁存器与寄存器有哪些区别

    首先应该明确锁存器和触发器也是由与非门之类的东西构成。尤其是锁存器,虽说数字电路定义含有锁存器或触发....
    的头像 润和软件 发表于 08-12 10:26 2207次 阅读

    SMV512K32-SP 16MB 防辐射 SRAM

    SMV512K32是一款高性能异步CMOS SRAM,由32位524,288个字组成。可在两种模式:主控或受控间进行引脚选择。主设件为用户提供了定义的自主EDAC擦除选项。从器件选择采用按要求擦除特性,此特性可由一个主器件启动。根据用户需要,可提供3个读周期和4个写周期(描述如下)。 特性 20ns读取,13.8ns写入(最大存取时间) 与商用 512K x 32 SRAM器件功能兼容 内置EDAC(错误侦测和校正)以减轻软错误 用于自主校正的内置引擎 CMOS兼容输入和输出电平,3态双向数据总线 3.3±0.3VI /O,1.8±0.15V内核 辐射性能放射耐受性是一个基于最初器件标准的典型值。辐射数据和批量验收测试可用 - 细节请与厂家联系。 设计使用基底工程和抗辐射(HBD)与硅空间技术公司(SST)许可协议下的< sup> TM 技术和存储器设计。 TID抗扰度&gt; 3e5rad(Si) SER&lt; 5e-17翻转/位 - 天使用(CRPLE96来计算用于与地同步轨道,太阳安静期的SER。 LET = 110 MeV (T = 398K) 采用76引线陶瓷方形扁平封装 可提供工程评估(/EM)样品这些部件只用于工程评估。它们的加工工艺为非兼容流程(例如,无预烧过程等),...
    发表于 01-08 17:47 476次 阅读
    SMV512K32-SP 16MB 防辐射 SRAM

    SN74HCT273A 具有清零功能的八路 D 类触发器

    与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C)   SN74HCT273A HCT     2     6     Catalog     -40 to 85    
    发表于 01-08 17:46 438次 阅读
    SN74HCT273A 具有清零功能的八路 D 类触发器

    SN74HC273A 具有清零功能的八路 D 类触发器

    与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Rating Operating temperature range (C)   SN74HC273A HC     2     6     8     Catalog     -40 to 85    
    发表于 01-08 17:46 536次 阅读
    SN74HC273A 具有清零功能的八路 D 类触发器

    SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

    这个10位触发器设计用于1.65 V至3.6 VVCC操作。 < p> SN74ALVCH16820的触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时,器件在Q输出端提供真实数据。 缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \输入不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于将未使用或未驱动的输入保持在有效的逻辑电平。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持消除了对外部上拉/下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 2000-V人体模型(...
    发表于 10-11 14:49 196次 阅读
    SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

    SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

    'ABT16374A是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对低阻抗而设计负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出采用在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16374A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16374A的特点是在-40°C至85°C的温度范围内工作。 特性 ...
    发表于 10-11 11:46 310次 阅读
    SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

    SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

    'AHCT16374器件是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对较低的电容而设计阻抗负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 为了确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 SN54AHCT16374的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74AHCT16374的工作温度范围为-40°C至85°C。   特性 德州仪器WidebusTM家庭成员 EPICTM(...
    发表于 10-11 11:32 318次 阅读
    SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

    CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

    CY74FCT16374T和CY74FCT162374T是16位D型寄存器,设计用作高速,低功耗总线应用中的缓冲寄存器。通过连接输出使能(OE)和时钟(CLK)输入,这些器件可用作两个独立的8位寄存器或单个16位寄存器。流通式引脚排列和小型收缩包装有助于简化电路板布局。 使用Ioff为部分断电应用完全指定此设备。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。 CY74FCT16374T非常适合驱动高电容负载和低阻抗背板。 CY74FCT162374T具有24 mA平衡输出驱动器,输出端带有限流电阻。这减少了对外部终端电阻的需求,并提供最小的下冲和减少的接地反弹。 CY74FCT162374T非常适合驱动传输线。 特性 Ioff支持部分省电模式操作 边沿速率控制电路用于显着改善的噪声特性 典型的输出偏斜< 250 ps ESD&gt; 2000V TSSOP(19.6密耳间距)和SSOP(25密耳间距)封装 工业温度范围-40°C至+ 85°C VCC= 5V±10% CY74FCT16374T特点: ...
    发表于 10-11 11:28 468次 阅读
    CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

    SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

    这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存,直到锁存使能输入返回高电平为止。 确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16260的工...
    发表于 10-11 11:08 134次 阅读
    SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

    SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

    这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16374特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 OE \可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65至3.6 V 最大tpd为4.2 ns,3.3 V ±24-mA输出驱动在3.3 V 数据输入...
    发表于 10-11 11:06 186次 阅读
    SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

    SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

    这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16373特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。该器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常状态逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65 V至3.6 V 最大tpd3.6 ns,3.3 V ...
    发表于 10-11 11:02 384次 阅读
    SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

    SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

    这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 特性 德州仪器宽带总线系列成员 典型VOLP(输出接地反弹) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(输出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持实时插入,部分 - 电源关闭模式和后驱动保护 支持混合模式信号操作(具有3.3VVCC的5V输入和输出电压) < li>数据输入端的总线保持消除了对外部上拉或下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 < ul> 2000-V人体模型(A114-A) 200-V机型(A115-A) 参数 与其它产品相比 D 类锁存器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) ...
    发表于 10-11 11:00 466次 阅读
    SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

    SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

    SN54ABT16260和SN74ABTH16260是12位至24位多路复用D型锁存器,用于必须复用两条独立数据路径的应用中,或者从单个数据路径中解复用。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...
    发表于 10-11 10:51 172次 阅读
    SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

    SN74ABT162823A 具有三态输出的 18 位总线接口触发器

    这些18位总线接口触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 ?? ABT162823A器件可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN)\输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,从而锁存输出。将清零(CLR)\输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(OE)\输入将9个输出置于正常逻辑状态(高电平)或低电平)或高阻抗状态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力,无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源电流或吸收电流高达12 mA,包括等效的25- 串联电阻,用于减少过冲和下冲。 这些器件完全符合热插拔规定使用Ioff和上电3状态的应用程序。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置...
    发表于 10-11 10:48 133次 阅读
    SN74ABT162823A 具有三态输出的 18 位总线接口触发器

    SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

    'ABTH162260是12位至24位多路复用D型锁存器,用于两个独立数据路径必须复用或复用的应用中。 ,单一数据路径。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。这些器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 B端口输出设计为吸收高达12 mA的电流,包括等效的25系列电阻,以减少过冲和下冲。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过...
    发表于 10-11 10:45 231次 阅读
    SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

    SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

    这些20位透明D型锁存器具有同相三态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 ?? ABT162841器件可用作两个10位锁存器或一个20位锁存器。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 输出设计为吸收高达12 mA的电流,包括等效的25- 用于减少过冲和下冲的串联电阻。 这些器件完全适用于使用I的热插入应用关闭并启动3状态。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置于高阻态,从而防止驱动器冲突。 为确保上电或断电期间的高阻态, OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据...
    发表于 10-11 10:43 290次 阅读
    SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

    SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

    'ALVTH16821器件是20位总线接口触发器,具有3态输出,设计用于2.5 V或3.3 VVCC操作,但能够为5 V系统环境提供TTL接口。 这些器件可用作两个10位触发器或一个20位触发器。 20位触发器是边沿触发的D型触发器。在时钟(CLK)的正跳变时,触发器存储在D输入端设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将10个输出置于正常逻辑状态(高电平或低电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 SN54ALVTH16821的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ALVTH16821的工作温度范围为-40&de...
    发表于 10-11 10:35 102次 阅读
    SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

    SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

    'ALVTH16374器件是16位边沿触发D型触发器,具有3态输出,设计用于2.5V或3.3VV < sub> CC 操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位翻转器。翻牌。在时钟(CLK)的正跳变时,触发器存储在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 /p> 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH16374的特点是在-55°C至125°C的整个军用温度...
    发表于 10-11 10:31 132次 阅读
    SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

    SN74ABTH16823 具有三态输出的 18 位总线接口触发器

    这些18位触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 'ABTH16823可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN \)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,锁存输出。将清零(CLR \)输入置为低电平会使Q输出变为低电平,与时钟无关。 缓冲输出使能(OE \)输入可用于将9个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...
    发表于 10-10 17:15 253次 阅读
    SN74ABTH16823 具有三态输出的 18 位总线接口触发器

    SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器

    SNxAHCT16373器件是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 特性 德州仪器Widebus™系列的成员 EPIC™(增强型高性能注入CMOS)工艺 输入兼容TTL电压 分布式VCC和GND引脚最大限度地提高高速 开关噪声 流通式架构优化PCB布局 每个JESD的闩锁性能超过250 mA 17 ESD保护每个MIL-STD超过2000 V- 883, 方法3015;使用机器型号超过200 V(C = 200 pF,R = 0) 封装选项包括: 塑料收缩小外形(DL)封装 < li>薄收缩小外形(DGG)封装 薄超小外形(DGV)封装 80-mil精细间距陶瓷扁平(WD)封装 25密耳的中心间距 参数 与其它产品相比 D 类锁存器   ...
    发表于 10-10 16:23 241次 阅读
    SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器