0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

RGMII接口案例:二个设备共享一个PHY

CHANBAEK 来源: FPGA的现今未 作者: FPGA的现今未 2023-11-27 16:47 次阅读

最近项目中,FPGA通过多个RGMII接口与其他设备通信,在通信的过程中,有一个RGMII接口对端设备始终无法驱动,最后通过共享一个PHY,时分复用的形式来“解决”该问题

案例背景

FPGA一共有2个RGMII接口,其中A接口外接一个PHY后通过RJ45连接网线,B接口通过RGMII接口以MAC对MAC的形式直接和W模块相连,如下图所示:

图片

正常的业务场景下,FPGA有可能通过A接口用网线和外部连接的设备通信,也可能直接和W模块通信。

问题

由于W模块的问题,始终无法驱动RGMII接口,后来和供应商,以及W模块上芯片的原厂交流,都无法知道如何驱动该RGMII接口(***任道重远啊),FPGA和W模块的通路彻底断开。

分析及解决措施

(1)由于FPGA和W模块之间的性能需要500Mbps+,所以无法通过飞线产生一个通用IO口来解决该问题;

(2)W模块供应商其实也没有对RGMII接口做过充分测试,推荐我们使用的是该模块内置的PHY接口和外界通信;

(3)FPGA的AB接口的业务本来可以不同时存在,那是否可以时分复用FPGA外接的PHY了,即FPGA通过PHY和RJ45通信,也可以和W模块通信呢?于是构想了如下的方案:

图片

利用W模块内置的PHY,通过飞线的方式,连在PHY和RJ45之间,如图中红色线条所示。当RJ45插上网线时,FPGA和RJ45通信,否则FPGA就和W模块通信。但是这个方案有一个问题,当插上网线的时候,外部设备和W模块都通过FPGA的同一个PHY和FPGA通信,这必要会有冲突,那现在的问题就是这2种模式如何最小代价的切换。

(4)由FPGA控制W模块的上电来切换,当FPGA和RJ45通信的时候,通过配置FPGA寄存器的方式,将W模块下电,当FPGA要和W模块通信的时候,拔掉网线,同时通过配置FPGA寄存器的方式将W模块上电。

测试结果

这种方案行不行,上板测试是最好的检验方法。

(1)将W模块下电,插上网线,外部设备通过网线给FPGA发包,FPGA在内部MAC做环回,通过测试;

(2)将W模块上电,拔掉网线,通过W模块发包,FPGA在内部MAC做环回,通过测试;

(3)将W模块上电,且插上网线,我们通过W模块和外部设备发现,和FPGA的链路不稳定,一会能link up,一会又link down,即有冲突,和我们前期预想的一致。当拔掉网线,或者W模块下电后,对端都能和FPGA正常通信。

总结

当一个PHY同时和2个PHY对接的时候,只要我们做好2个PHY的切换,是可以实现“时分复用”的,但是不到万不得已,还是别这么干吧。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1602

    文章

    21320

    浏览量

    593193
  • 接口
    +关注

    关注

    33

    文章

    7639

    浏览量

    148485
  • 通信
    +关注

    关注

    18

    文章

    5706

    浏览量

    134390
  • PHY
    PHY
    +关注

    关注

    2

    文章

    264

    浏览量

    51005
  • RGMII
    +关注

    关注

    0

    文章

    22

    浏览量

    12040
收藏 人收藏

    评论

    相关推荐

    如何通过RGMII接口将TC397连接到Marvell 88Q5152?

    我们的计划是通过 RGMII 接口将 TC397 连接到 Marvell 88Q5152,以满足我们的应用要求。 过去,在Linux系统上,我们设置了固定链接来直接指定速度和双工模
    发表于 01-26 06:05

    通过磁珠解决RGMII延时不够案例

    本案例描述了一个由于CPU和PHY之间RGMII时序不满要求导致通信异常问题,最后通过电感材料(磁珠)对信号相位的移位特性来改变信号延时,从而解决RGMII信号延时不够的案例,实验结果通过。
    的头像 发表于 01-05 09:47 1033次阅读
    通过磁珠解决<b class='flag-5'>RGMII</b>延时不够案例

    MAC只支持RGMII或RMII吗?

    我们用Sc573来设计音频搅拌器产品, 希望使用 DP83848 phy( MII 接口), 并且这些电源比 DP83865 便宜, 但现在这个Ethernet 失败了。 或者 A
    发表于 11-29 07:11

    labview数据采集处理,在数据结构后接生产—消费循环结构,如何优化第二个事件可以触发

    的时生产-消费的循环结构。但这样的逻辑下,事件结构在完成“串口开启”事件后,将进入生产-消费者循环无法跳出,进行第二个事件的触发。 我现在有种朴素的解决方法,用布尔控件控制生产消
    发表于 10-18 21:01

    PHY和MAC之间如何进行沟通

    本文主要介绍以太网的MAC(Media Access Control,即媒体访问控制子层协议)和PHY(物理层)之间的MII(Media Independent Interface ,媒体独立接口),以及MII的各种衍生版本——GMII、SGMII、RMII、
    发表于 09-08 09:46 713次阅读
    <b class='flag-5'>PHY</b>和MAC之间如何进行沟通

    摸透以太网的MAC和PHY之间的MII

    本文主要介绍以太网的MAC(Media Access Control,即媒体访问控制子层协议)和PHY(物理层)之间的MII(Media Independent Interface ,媒体独立接口),以及MII的各种衍生版本——GMII、SGMII、RMII、
    的头像 发表于 09-07 09:28 1326次阅读
    摸透以太网的MAC和<b class='flag-5'>PHY</b>之间的MII

    RGMII PCB设计注意事项

    RGMII接口是MAC和PHY之间常用的千兆网通信接口,采用4bit数据接口,工作时钟为125Mhz,并且上升沿和下降沿同时传输数据,因此传
    的头像 发表于 08-30 10:10 678次阅读
    <b class='flag-5'>RGMII</b> PCB设计注意事项

    以太网PHY芯片的MII接口和MDIO接口介绍

    本文主要介绍以太网的MAC(Media Access Control,即媒体访问控制子层协议)和PHY(物理层)之间的MII(Media Independent Interface ,媒体独立接口),以及MII的各种衍生版本——GMII、SGMII、RMII、
    的头像 发表于 07-26 11:48 6876次阅读
    以太网<b class='flag-5'>PHY</b>芯片的MII<b class='flag-5'>接口</b>和MDIO<b class='flag-5'>接口</b>介绍

    网卡的MAC和PHY之间的关系是什么?

    网卡工作在osi的最后两层,物理层和数据链路层,物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等,并向数据链路层设备提供标准接口.物理层的芯片称之为PHY.数据链
    发表于 06-26 07:04

    RGMII接口转GMII接口的实现思路

    RGMII接口是双沿采样时钟,数据位宽为4bit,而GMII接口是单沿采样时钟,数据位宽是8bit。
    发表于 06-09 11:23 1398次阅读

    FPGA 控制 RGMII 接口 PHY芯片基础

    网络通信中的PHY芯片接口种类有很多,之前接触过GMII接口PHY芯片RTL8211EG。但GMII接口数量较多,本文使用
    发表于 06-06 15:43

    LS1046A RGMII MAC转MAC,无法成功链接是怎么回事?

    我有 Broadcom BCM53158 RGMII MAC 接口通过 MAC 到 MAC 方法连接到 LS1046A RGMII1(E
    发表于 06-01 06:34

    如何在Toradex i.MX8QXP SOM上启用第二个以太网接口

    我正在尝试在 Toradex i.MX8QXPSOM 上启用第二个以太网接口。我以前从未这样做过并发布到 Toradex 论坛寻求帮助。从那以后我运气不太好,我在这里发帖。我附上了我当前的 dts
    发表于 05-30 08:28

    如何为SPIFFS使用第二个SPI闪存芯片?

    我正在寻找帮助设置第二个 spi 闪存芯片的链接。 这第二个芯片将在其他 spi 端口之上。 第二个芯片不会与引导存储器芯片并联。
    发表于 05-30 07:50

    无法使用MDIO总线配置PHY怎么解决?

    链接和速度状态信息。但是读取错误的链接状态。第一个 PHY RJ45 电缆已插入,第二个 PHY RJ45 电缆已拔出。在这种情况下,第一个
    发表于 05-04 06:00