0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

高速 112G 设计和通道运行裕度

jf_pJlTbmA9 来源:Cadence楷登 作者:Cadence楷登 2023-12-05 14:24 次阅读

作者:Vinod Khera,文章来源: Cadence楷登微信公众号

移动数据的迅速攀升,蓬勃发展的人工智能机器学习AI / ML)应用,和 5G 通信对带宽前所未有的需求对现有云数据中心的服务器、存储和网络架构形成了巨大压力。这些颇具挑战性的应用需要高 I / O 带宽和低延迟通信的支持。

由于超大规模数据中心需要 12.8Tbps 甚至更高的网络交换带宽,ASICs 和 SoC 对 112G SerDes IP 的需求也应运而生。Cadence 的 112G SerDes 技术具有卓越的长距性能、优秀的设计裕度、优化的功耗和面积,是下一代云网络、AI / ML 和 5G 无线应用的理想选择。

SerDes PHY IP 支持 PAM4 和 NRZ 信号调制,以及从 1G 到 112G 的数据传输速率,采用业界领先的模拟-数字转换器ADC),时钟数据恢复(CDR)和数字信号处理(DSP)技术,可支持 40dB 以上的通道。该技术可实现背板、直连电缆(DAC)、芯片到芯片、以及芯片到模组间的高速数据传输,实现高性能计算(HPC)SoC。采用了 7nm 制程工艺的 Cadence® 112Gbps 多速率 PAM4 SerDes IP 助力达成业界领先的功耗、性能和面积(PPA)目标,面向下一代云端架构和电信数据中心打造高端口密度的网络产品

高速 SerDes 的市场趋势

56G / 112G SerDes IP 属于高速 I / O,支持超大规模计算客户所需的指数级流量增长,推动制定采用 8 条 112G 链路的 800G 标准。业界龙头企业已发布了 25.6TB 交换机产品,下一代 51.2TB 产品也即将推出。这些高带宽交换机会使用ASICs,并将 112G PAM4 SerDes 作为基础 IP。支持 51.2TB 交换机的吞吐量需要大量的 I / O,但将其整合至同一个 SoC 则是一大挑战,在封装设计和功耗管理方面都需要作出突破。

在即将推出的协同封装硅片(CPO)解决方案中,裸片和光学多晶粒被集成到同一个封装中,以此避免在 PCB 板上的长距离布线,并拥有更高的吞吐量。得益于支持多插槽配置和芯片间互联的高速 I / O 接口,高带宽以及低延迟,112G SerDes 的另一个应用场景是 AI / ML SoC。5G 应用同样需要高带宽,112G SerDes 也是理想的选择。

挑战

112G SerDes 技术可以满足数据密集型应用对高速互联的需求。但是,长距离连接需要更先进的服务器和网络设备,其设计本身就是巨大的挑战。由于奈奎斯特频率的翻倍,112G 系统的通道损失远超过 56G 系统,解决这一问题需要新的 SerDes 设计方法,如图一所示。

wKgZomVdjUeAb9H1AAQ0N3IROAA111.png

由于系统中的设计缺陷,112G 的部署也面临挑战,如图二所示。SoC 封装,封装到母板阻抗失配,前面板和背板的串扰以及噪声耦合等设计问题均会对误码率(BER)产生显著影响。由于更小的 UI 和更低的 SNR,我们在采用 112G 数据速率的过程中还会遇到更大的挑战。

因此,在设计阶段就确保总体通道性能满足 IEEE 标准至关重要。通道性能不应仅依据插入损耗判断。IEEE 标准指出,应将通道运行裕度(COM)作为测量标准。通过预先规定 COM 的最小值,这一标准允许设计师在满足 BER 规范的前提下自行选择优化信号缺陷和均衡方案。在包括 RX / TX 规范、串扰、抖动、码间干扰(ISI)和噪声等多维设计空间中,优秀的设计应该考虑 COM 的最大值。COM 的目的是用最少的指定 SerDes 对系统中的通道进行表征化,但是 COM 也可以检查高速串行系统的互操作裕度。根据 IEEE 802.3ck 规范对 112G 的规定,COM 裕度不得小于 3dB。

Cadence 112G SerDes PHY IP

wKgZomVdjUiAQYmBAAW0KSU-SuY055.png

为了补偿上述提及的无法避免的设计缺陷和挑战,IP 供应商为其 IP 设计了更高的裕度。Cadence 112G Extended Long-Reach(ELR)PHY IP 提供额外的性能裕度,通过反射消除和增强的 DSP 来应对设计缺陷。这些增强让我们为高损耗和高反射的通道提供更高的裕度。这些对生产系统行之有效的特性包括:

基于第四代设计和优化的成熟解决方案

在 Cadence 测试芯片和客户产品上经过验证的架构

超越 IEEE 规范的性能

编程的反射消除逻辑可有效减少设计缺陷,并降低产品生产风险,加速上市进度

基于固件的调整,智能功耗优化和片上温度传感器等内置智能工具

关于 Cadence

Cadence 在计算软件领域拥有超过 30 年的专业经验,是电子系统设计产业的关键领导者。基于公司的智能系统设计战略,Cadence 致力于提供软件、硬件和 IP 产品,助力电子设计从概念成为现实。Cadence 的客户遍布全球,皆为最具创新能力的企业,他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续八年名列美国财富杂志评选的 100 家最适合工作的公司。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 封装
    +关注

    关注

    123

    文章

    7278

    浏览量

    141096
  • 服务器
    +关注

    关注

    12

    文章

    8116

    浏览量

    82511
  • 数据中心
    +关注

    关注

    15

    文章

    4187

    浏览量

    70062
  • SerDes
    +关注

    关注

    6

    文章

    178

    浏览量

    34537
收藏 人收藏

    评论

    相关推荐

    112G 以太网 PHY 的设计挑战和演进之路

    112G SerDes 或 PHY 技术,未来将采用 224G SerDes。正如 Arista Network 联合创始人兼董事长 Andreas Bechtolsheim 在图 1 中强调的那样
    发表于 01-31 10:21 1914次阅读

    高速板材为什么贵?单看这一点你们就明白了!

    的基频速率,14GHz可以对应25G的nrz信号,也因为对应搭配56G的pam4信号。而28GHz则对应目前比较top的112G的应用了。 如果觉得无源的损耗也不是很直观的话,那我们把损耗转化为时域的眼
    发表于 04-09 10:43

    什么是CAD线缆?线缆的使用技巧

    在绘制电气CAD图纸的过程中,生成设备表是必不可少的。那么生成设备表的过程中需要统计线缆长度时考虑到实际工程的情况,此时便需要用到浩辰CAD电气软件中的线缆功能了。那么什么是CAD线缆
    发表于 05-20 09:48

    精品资料推荐:《112G 高速互连白皮书》免费下载

    。ODCC 网络工作组 2021 年 12 月正式启动《112G 高速互连白皮书》项目开发工作。项目主要围绕基于 112Gbps SerDes 下的网络设备高速系统设计、系统测试方案及
    发表于 09-28 10:43

    Credo于TSMC 2018南京OIP研讨会首次公开展示7纳米工艺结点112G SerDes

    Credo 在2016年展示了其独特的28纳米工艺节点下的混合讯号112G PAM4 SerDes技术来实现低功耗100G光模块,并且快速地跃进至16纳米工艺结点来提供创新且互补的112G连接
    的头像 发表于 10-30 11:11 5262次阅读

    联发科112G远程SerDes芯片可满足特定需求

    联发科技(MediaTek)宣布,其ASIC服务将扩展至112G远程(LR)SerDes IP芯片。MediaTek的112G 远程 SerDes采用经过硅验证的7nm FinFET制程工艺,使数据中心能够快速有效地处理大量特定类型的数据,从而提升计算速度。
    的头像 发表于 11-12 10:04 4873次阅读

    MediaTek ASIC服务推出硅验证的7nm制程112G远程SerDes IP

    MediaTek今日宣布,其ASIC服务将扩展至112G远程(LR)SerDes IP芯片。MediaTek的112G 远程 SerDes采用经过硅验证的7nm FinFET制程工艺,使数据中心能够快速有效地处理大量特定类型的数据,从而提升计算速度。
    发表于 11-12 14:22 801次阅读

    基于台积电5nm制程工艺 112G SerDes连接芯片发布

    中的苹果M1 SoC,现在这个列表中又新添一名成员,它就是基于台积电5nm制程工艺 112G SerDes连接芯片。近日,Marvell宣布了其基于DSP的112G SerDes解决方案的授权。 现代
    的头像 发表于 04-19 16:40 2275次阅读

    112G PAM4 DAC如何实现机柜内布线

    随着数据速率不断攀升,在112Gbps PAM4下,DAC传输距离缩减至两米,但这个长度可能不足以将架顶式(TOR)交换机与机架较低位置的服务器连接起来,那该如何实现112G PAM4 DAC的部署呢?
    的头像 发表于 06-17 15:45 1808次阅读
    <b class='flag-5'>112G</b> PAM4 DAC如何实现机柜内布线

    自动化建模和优化112G封装过孔——封装Core层过孔和BGA焊盘区域的阻抗优化

    的 UI 和更低的 SNR,在采用 112G 数据速率的过程中会遇到更大的挑战。解决这一问题需要综合考虑 RX / TX 规范、串扰、抖动、码间干扰(ISI)和噪声等多种因素,IEEE 标准也推出了通道运行裕度(COM)和有效回
    的头像 发表于 12-07 10:58 1312次阅读

    112G 高速I/O互连产品,为数字化转型加速

    (以下简称“TE”)一直都在。近期 TE 再推新品-QSFP 112G 1xSMT 连接器与笼,进一步助力您的快速数据传输需求! 新品系列概览 该产品系列在设计上支持 112G-PAM4 信号调制,每端口总数据速率可达 400 Gbps,具有信号完整性、高密度性和卓越散热
    的头像 发表于 09-04 12:56 342次阅读

    400G QSFP112—助力IDC数据中心升级

    随着IDC数据中心不断的发展,光模块向着更高速率、更小的尺寸和更低损耗不断升级,以适应不同使用场景。光模块一般采用提高单通道比特速率、增加通道数或改变调制方式来实现光模块的速率升级。如上图所示
    的头像 发表于 10-20 09:49 380次阅读
    400G QSFP<b class='flag-5'>112</b>—助力IDC数据中心升级

    自动化建模和优化112G封装过孔 ——封装Core层过孔和BGA焊盘区域的阻抗优化

    自动化建模和优化112G封装过孔 ——封装Core层过孔和BGA焊盘区域的阻抗优化
    的头像 发表于 11-29 15:19 246次阅读
    自动化建模和优化<b class='flag-5'>112G</b>封装过孔 ——封装Core层过孔和BGA焊盘区域的阻抗优化

    AMD硅芯片设计中112G PAM4串扰优化分析

    在当前高速设计中,主流的还是PAM4的设计,包括当前的56G,112G以及接下来的224G依然还是这样。突破摩尔定律2.5D和3D芯片的设计又给高密度高速率芯片设计带来了空间。
    发表于 03-11 14:39 177次阅读
    AMD硅芯片设计中<b class='flag-5'>112G</b> PAM4串扰优化分析

    TE 112G 产品解决方案,助力“通关”高速互连挑战

    Connectivity(以下简称“TE”)的  112G 产品组合 因此受到了众多客户的关注。TE 112G 产品系列品类齐全,支持标准的形态和性能要求;同时,在设计上兼顾了可靠性和可升级性,可支持包括计算/存储、高速网络和
    发表于 04-10 14:34 72次阅读
    TE <b class='flag-5'>112G</b> 产品解决方案,助力“通关”<b class='flag-5'>高速</b>互连挑战