报错:cannot connect to more than 4 different clocks per region on left and right

今天在Ti180分配LVDS的时候出现了这个错误。原因是在pinout文件中对应的Clock Region中,不能超过4个时钟去驱动。

也就是GPIOR_PN_42,41,40三组差分对,不能由两组LVDS来驱动,因为每组LVDS时钟有lvds_fast_clk和lvds_slow_clk两个,两组就会有4个时钟在Region clock R13区域。
Emulated MIPI RX Function | LVDS and MIPI Pairs | Clock Region |
RX_DATA_P1_I6 | GPIOR_PN_42 | R13 |
RX_DATA_N1_I6 | GPIOR_PN_42 | R13 |
RX_DATA_N0_I6 | GPIOR_PN_41 | R13 |
RX_DATA_P0_I6 | GPIOR_PN_41 | R13 |
RX_DATA_N7_I7 | GPIOR_PN_40 | R13 |
RX_DATA_P7_I7 | GPIOR_PN_40 | R13 |
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
时钟
+关注
关注
10文章
1429浏览量
130043 -
lvds
+关注
关注
2文章
823浏览量
63806 -
易灵思
+关注
关注
5文章
27浏览量
4604
发布评论请先 登录
相关推荐
三星S5PV210之芯灵思Sin210与TI Beaglebone Black之对比
Beaglebone Black只提供一块板子 + miniUSB线4.液晶LCD对比Ø 芯灵思Sin210标配4.3 电阻触摸屏Ø TI Beaglebone Black无5.主打
发表于 05-18 12:49
为什么Crosstalk,Left-to-Right 和Right-to-Left是不一样的?
看了些D类功放的SPEC,发现Crosstalk,Left-to-Right 和Right-to-Left是不一样的?为什么会不一样?
发表于 08-12 06:27
华大单片机HC32F003 error: L6235E: More than one section matches selector - cannot all be FIRST/LAST错误解决
工程在编译的时候提示error: L6235E: More than one section matches selector - cannot all be FIRST/LAST。如下图所示:这种
发表于 11-23 18:06
•4次下载

易灵思推Trion Titanium FPGA,采用 “Quantum™ 计算架构”
Trion Titanium FPGA 是基于16纳米工艺节点,并采用易灵思的 “Quantum™ 计算架构”。
发表于 07-20 17:01
•1030次阅读
More Than Silicon是制胜模拟半导体市场的法宝
“More Than Silicon”方法为提高性能和优化模拟功能打开了大门,同时减少了开发时间和风险。
易灵思Ti60F100驱动LCD屏案例
其中Ti60F100的核心板与MIPI 子卡之间通过QSE座连接,这也是易灵思所有demo板都使用的接口方案。MIPI子卡通过FPC 30pin座子连接LCD屏。
发表于 07-10 11:51
•419次阅读

易灵思FPGA软件更新的节奏,也许能磨出一个好产品
一个好的产品,必须不断地改进,不断地否定自己,不断地革命,不断地优化自己,才能做到最好。以国产易灵思的FPGA工具链:Efinity为例,Elitestek(易

评论