基于域或区域的ECU架构过渡优势

用户舒适度、安全性和驾驶员辅助功能不断增加车辆中电子控制单元 (ECU) 的数量。然而，ECU 的持续扩展给汽车制造商带来了更多挑战。因此，全球大多数汽车制造商正在从传统的分布式 ECU 架构过渡到基于域或区域的 ECU 架构。

基于域的架构旨在为一个完整的域集成高级控制。特别是在混合动力和电动汽车（HEV 和 EV）中，所有功能都紧密交互，分布式架构难以管理系统的复杂性和实时性。例如，电动汽车的制动是关于停止车辆并捕获反电动势 (EMF) 为电池充电。

基于区域的架构将来自多个域的多个 ECU 整合到单个 MCU 上，并减少了整个车辆的线束数量。有两个主要因素促使 OEM 减少其车辆中的线束数量：每增加一个线束都会增加车辆的重量和复杂性。重量是关键，因为它减少了车辆一次充电可以行驶的英里数。基于区域的架构在消除一些线束方面具有主要优势，尤其是在车身领域。但这不是全有或全无：车辆可以为不同的域使用不同的架构，以充分利用域架构和区域架构。

基于区域和基于域的体系结构都支持硬件和软件生命周期的分离。两者都允许制造商在不更改组件的情况下更新和升级车辆软件。这些新架构还提供软件定义的车辆，可以在最短的时间内推出新的功能和车辆。

转换的内存需求变化

首先，与传统分布式架构中使用的 MCU 相比，域和区域架构需要提供更高计算能力的 MCU。当今的域架构需要以高达 400 MHz 的时钟速度运行的多核实时 MCU。事实上，这些架构的一些 MCU 具有多达 6 个 Arm Cortex-R52 内核，其中多达 4 个内核以锁步配置运行，以执行实时错误检查。这些庞然大物总共可以拥有 10 个 Arm 核心。

尽管 MCU 内核和工作频率是系统架构师常用的参考规格，但嵌入式/板载非易失性存储器 (NVM) 功能也对整体系统性能和成本产生重大影响。尽管如此，内存规格是最容易被忽视的。例如，具有相同内核和工作频率的两个 MCU 在计算和功率性能以及可靠性方面可能会因其使用的内存类型及其速度而存在显着差异。内存类型和内存速度也有助于 MCU 的现场固件升级能力和实现成本。

新架构的嵌入式非易失性存储器限制

通常，在计算系统中，非易失性存储器用于存储代码和数据。大多数通用 MCU 为此使用嵌入式闪存。而这种嵌入式闪存通常是浮栅或某种类型的电荷陷阱 NOR 闪存。这些嵌入式 NVM 中的大多数都非常慢，并且支持的最大频率甚至低于 20 MHz。

对于 400-MHz 系统中的 25-MHz NVM，内存需要大约 15 个等待状态。因此，即使 CPU 以 400 MHz 运行，在 CPU 执行指令之前，需要 15 个周期才能从内存中获取指令。MCU 使用缓存来最小化这些等待状态，尽管缓存仅与程序的命中率一样好。因此，由于这些闪存等待状态，频繁的缓存未命中会对整体计算性能产生重大影响。

随着时间的推移，创新提高了嵌入式 NOR 闪存速度。不幸的是，闪存技术难以扩展到更小的技术节点。虽然大多数都符合 40 nm，但也有少数符合 28 nm，尽管由于将这些存储单元集成到非常复杂的高 k 金属栅极前端技术中的困难，成本显着增加。

由于它们是最近设计的控制器之一，大多数基于区域的 MCU 都可在 28 纳米节点上使用，以最大限度地提高集成度并允许支持超大型应用程序所需的更大容量存储器。这些在区域和域架构中可以是 20 MB 或更大。更糟糕的是，无线 (OTA) 固件升级（更多关于本系列文章第二部分中的 OTA 固件升级）需要这些 MCU 提供至少 40 MB 的嵌入式 NVM 才能支持此功能。

这就是为什么对于当今可用的大多数嵌入式闪存技术而言，这种内存容量在 28 nm 时可能并不实用。此外，其他一些可扩展的嵌入式 NVM 技术无法满足汽车应用所需的高温条件。因此，一些区域 MCU 要么没有嵌入式 NVM，要么作为双芯片系统级封装 (SIP) 出售。这些 MCU 通常具有较大的 RAM 并从 RAM 执行代码。尽管此解决方案提供的计算性能比嵌入式闪存稍好，但基于区域和域的应用程序存在一些缺点。

第一个缺点是 MCU 在启动时加载 RAM 内容所需的启动时间较长。虽然信息娱乐系统在车辆启动时需要一点时间来启动是可以的，但延长启动时间对于管理车门控制、转向控制、照明和其他关键功能的域和区域架构来说是一个主要问题。用户希望这些立即可用。RAM 的另一个缺点是它比 NVM 消耗更多的功率。

此外，在低功耗模式下，保留整个 RAM 需要不断为这种耗电的内存供电。当 RAM 中的数据不需要并且可以断电时，在从低功耗模式转换到活动模式时重新加载数据会以较长的转换时间为代价，这在某些应用中可能无法接受。如果应用程序频繁转换到活动模式，则重新加载 RAM 的功耗预算非常重要，并且可能会破坏低功耗模式的目的。

另一个考虑因素是系统成本。RAM 是相对需要房地产的 IP。因此，将大 RAM 放入 MCU 以运行应用程序代码将比嵌入式 NVM 更昂贵。然后，无论外部 NVM 是作为 SIP 集成在封装本身中还是安装在板上，都会增加成本，使系统成本更高。其他缺点包括系统和供应链的可靠性。

在系统中，与 NVM 相比，RAM 具有更高的位翻转率——通常是由于辐射，通常称为软错误率 (SER)。这会影响系统的可靠性。为了支持最高级别的可靠性，用于汽车应用的最新 MCU 支持端到端纠错码 (ECC)。外部 NVM 不支持端到端 ECC，这会导致可靠性降低，并且需要针对安全关键型 ECU 使用额外的缓解技术。

除了一个例外，所有这些都与程序和数据存储器有关。然而，与程序存储器相比，数据存储器需要更高的耐用性。这种更高的耐力要求也带来了挑战。例如，在浮栅 NOR 单元中，隧道氧化物将浮栅与沟道隔开。

随着每个写入和擦除周期，这种氧化物会退化并且泄漏会增加，从而限制了闪存变得不可用之前的写入周期数并使其不适合数据存储器。将该技术扩展到更小的节点会加剧这个问题。不缩放隧道厚度有其自身的副作用，因为嵌入在较小技术节点中的大内存块仍然需要更长的时间来读取、写入和擦除。

嵌入式闪存也需要时间来写入，部分原因是需要在写入操作之前进行擦除操作。所有这些因素都会对系统性能产生不利影响，并且当 CPU 可以以高频率运行并且必须等待内存时尤其痛苦。

PCM 在区域和域架构中的优点

正如过去发生的那样，创新和新技术跳入了缺口。Stellar SR6器件中提供的嵌入式相变存储器 (ePCM) 可满足区域和域 MCU 的性能要求。

影响当前一代区域 MCU 以及整个技术和成本路线图的一个关键点是，ePCM 存储元件的集成比汽车应用中使用的快速 28 nm 嵌入式闪存技术的双多晶硅闪存单元便宜得多。此外，ePCM 的集成完全不会干扰复杂的高 k 金属栅晶体管结构。

最后但同样重要的是，与嵌入式闪存不同，ePCM 中的写入操作不需要高电压。因此，ePCM 可以与标准晶体管一起工作，而闪存需要专用的高压晶体管来管理可能为 10 V 或更高的写入电压。所有这些因素都会影响可制造性和成本。

与 NOR 或 NAND 闪存不同，PCM 的工作原理是基于锗锑碲 (GST) 合金的电阻率变化。这种合金根据快速的温度变化改变电阻率，而电阻率决定了钻头的状态。

因此，与嵌入式 NOR 闪存相比，ePCM 提供了快速读取访问和显着减少的写入时间。写入时间的显着减少是因为 ePCM 在写入之前不需要擦除操作。此功能还大大缩短了大型存储区和域 MCU 的工厂编程时间，从而降低了制造成本。

此外，ePCM 还提供与嵌入式闪存相媲美的可靠性和耐用性优势。同时，ePCM 允许模拟真正的 EEPROM 的单比特可更改性。这显着减少了系统写入时间。此外，由于它只对目标位进行操作，因此单位写入不会影响相邻存储单元的寿命。因此，即使具有与嵌入式闪存相当的耐久性水平，PCM 也有效地允许对数据 NVM 中的模拟 EEPROM 进行更多的写入。

编辑：黄飞