0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

干货 | 在高速PCB设计时,打孔包地能否解决串扰问题?

温柔WR 来源:温柔WR 作者:温柔WR 2023-10-08 17:39 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

工程界常常使用保护地线进行隔离,来抑制信号间的相互干扰。的确,保护地线有时能够提高信号间的隔离度,但是保护地线并不是总是有效的,有时甚至反而会使干扰更加恶化。使用保护地线必须根据实际情况仔细分析,并认真处理。

wKgZomUhcHmARnT5AAH3KSKtfZI454.png

保护地线是指在两个信号线之间插入一根网络为GND的走线,用于将两个信号隔离开,地线两端打GND过孔和GND平面相连,如图所示。有时敏感信号的两侧都放置保护地线。

wKgZomUhcHqASEhYAACXqcwtvWg357.png

要想加入保护地线,首先必须把两个信号线的间距拉开到足以容纳一根保护地线的空间,由于拉开了信号线的间距,即使不插入保护地线,也会减小串扰。插入保护地线会有多大的作用?

01低频模拟信号包地

我们来看表层微带线情况下串扰的大小。假设走线是50Ω阻抗控制的,线宽为6mil,介质厚度为3.6mil,介电常数为4.5。并假设两路信号都是载波频率为30Mhz,带宽为2Mhz的模拟信号。

下图显示了三种情况下的远端串扰情况。当线间距为6mil时,由于两条线紧密耦合,远端串扰较大。把间距增加到18mil,远端串扰明显减小。进一步,在两条线之间加入保护地线,地线两端使用过孔连接到地面,远端串扰进一步减小。

wKgaomUhcHqAasokAAEpyiXBWOQ273.png

对于低频模拟信号之间的隔离,保护地线的确很有用。这也是很多低频板上经常见到的“包地”的原因。但是,如果需要隔离的数字信号,情况会有所不同。

我们分表层微带线和内层带状线两种情况来讨论保护地线对数字信号的隔离效果。以下讨论我没假定PCB走线都是50Ω阻抗控制的。

表层走线

仍然使用上面的表层走线叠层结构,线宽为6mil,介质厚度为3.6mil,介电常数为4.5。攻击信号为上升时间Tr=200ps的阶跃波形。考虑以下三种情况下的近端串扰和远端串扰的情况,如下图所示,其中耦合段长度为2000mil。

wKgZomUhcHuAAO9_AADS2pP6Hiw788.png

Case1:两条走线间距gap=1w(w=6mil表示线宽);

Case2:两条走线间距gap=3w,仅仅拉大道能够放下一条保护线的间距,但不适用保护线;

Case3:两条线间距gap=3w,中间使用保护地线,并在两端打GND过孔。

下图显示了三种情况下串扰波形,无论是近端串扰还是远端串扰,走线间距从1w增加到3w时,串扰都明显减小。

在此基础上,走线间插入保护地线,串扰如下图中Case 3所示,相比Case 2,插入保护地线,不但没有起到进一步减小串扰的作用,反而增大了串扰噪声。

wKgaomUhcHuAc6BQAAEAgriWtzg405.png

这个例子表明,拉开走线间距是最有效的减小串扰的方法。保护地线如果使用不当,可能反而会恶化串扰。买元器件现货上唯样商城

因此,在使用保护地线时,需要根据实际情况仔细分析。保护地线要想起到应有的隔离作用,需要再地线上添加很多GND过孔,过孔间距应小于1/10λ,如图所示。λ为信号中最高频率成分对应的波长。

wKgZomUhcHyAchT4AAGc-F81t_I345.png

内层走线

对于内层走线,如下图所示:

wKgaomUhcH2AX_XKAABQsy3Bb4o808.png

介电常数为4.5,阻抗为50Ω。考虑到下图三种情况。攻击信号为上升时间Tr=200ps的阶跃波形,入射信号幅度500mv,耦合长度为2000mil,近端串扰如图所示,加入了保护地线,近端串扰从3.44mV进一步减小到了0.5mV。信号隔离度提高了16B。对于内层走线,加入保护地线能够获得更大的隔离度。

wKgZomUhcH2AWRkWAAEhJRrb_8A548.png

对于表层走线来说,使用密集型的GND过孔,对提升隔离效果是有好处的。但是,对于内层走线来说,使用密集型的GND过孔几乎得不到额外的好处,下图对比了GND过孔间距为2000mil(保护地线两端打GND过孔)和GND过孔间距为400mil时的近端串扰情况,串扰量几乎没有变化。

wKgaomUhcH6ATmF1AAERkaRn5lk626.png


间距增加到5w时情况如何?

wKgZomUhcH6AKsR2AAHK38-utD4105.png

当走线间距进一步加大,保护地线仍保持在6mil的线宽时,对于表层走线来说,保护地线的作用减小。在下图中,两条线间距拉到5w时,两种情况下近端串扰和远端串扰量和不使用保护地线情况相当,没有明显改善。

因此,对于表层走线来说,走线间距很大时,中间再加入保护地线,几乎没有什么效果,如果处理不好反而会使串扰恶化。

对于内层走线来说,保护地线仍然会起很大作用。如下图,内层间距为5W,两种情况下近端串扰噪声波形如图。中间加入了保护地线,能明显改善近端串扰。

wKgaomUhcH-AUiW8AAGKnf-swsU599.png

02结论

1)保护地线对低频模拟信号的隔离通常都是有效的。但是在数字信号之间的保护走线并不是那么有用,有时反而会使情况更恶化。


2)对于表层走线,如果保护地线的GDN孔间距很大,可能会使串扰更加严重,必须使用非常密集的GND孔才能起到隔离的效果。


3)对于内层走线,保护地线可以减小近端串扰。

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4391

    文章

    23741

    浏览量

    420594
  • 地线
    +关注

    关注

    10

    文章

    224

    浏览量

    27585
  • 串扰
    +关注

    关注

    4

    文章

    193

    浏览量

    27755
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    隔离地过孔要放哪里,才能最有效减少高速信号过孔

    的方案。无论是高速过孔本身的优化,还是过孔间的优化,其实都是很难通过经验甚至常规理论去解决,目前看起来,仿真绝对是更好的选择了哈! 问题:根据你们的经验,提出几种有效的改善高速信号
    发表于 11-14 14:05

    高速PCB设计EMI避坑指南:5个实战技巧

    一站式PCBA加工厂家今天为大家讲讲高速PCB设计EMI有什么规则?高速电路PCB设计EMI方法与技巧。
    的头像 发表于 11-10 09:25 277次阅读
    <b class='flag-5'>高速</b><b class='flag-5'>PCB设计</b>EMI避坑指南:5个实战技巧

    如何影响信号完整性和EMI

    欢迎来到 “掌握 PCB 设计中的 EMI 控制” 系列的第六篇文章。本文将探讨如何影响信号完整性和 EMI,并讨论设计中解决这一问题的具体措施。
    的头像 发表于 08-25 11:06 8745次阅读
    <b class='flag-5'>串</b><b class='flag-5'>扰</b>如何影响信号完整性和EMI

    PCB板为了节省AC电容打孔空间,你有没动过这个念头?

    高速先生成员--姜杰 高速先生前不久一篇关于AC电容的文章《明知故问??高速AC耦合电容挨得很近,会不会很大……》,引起了不少粉丝的讨论
    发表于 08-11 16:16

    高速AC耦合电容挨得很近,PCB会不会很大……

    觉得恐惧了? 恐惧?恐惧啥呢,那当然是大家都会担心对与对之间的啊,满足物质生活之后(能塞到PCB板之后),肯定要慢慢开始注重精神生活了!鉴于有不少的粉丝,包括公司设计部的同事都
    发表于 07-22 16:56

    高速AC耦合电容挨得很近,PCB会不会很大……

    大是肯定大的啦!但是设计工程师也很委屈啊:芯片互联动不动就有一百几十对高速信号的AC耦合电容, 首先我得都塞进PCB板去啊,其次的
    的头像 发表于 07-22 16:44 468次阅读
    <b class='flag-5'>高速</b>AC耦合电容挨得很近,<b class='flag-5'>PCB</b><b class='flag-5'>串</b><b class='flag-5'>扰</b>会不会很大……

    NEXT(Near-End Crosstalk,近端

    一、什么是NEXT(近端)? NEXT(Near-End Crosstalk,近端)是指在线缆传输信号时,靠近发射端处,相邻线对之间因电磁干扰所产生的
    的头像 发表于 06-23 17:35 1048次阅读

    PCB设计如何用电源去耦电容改善高速信号质量

    PCB设计电源去耦电容改善高速信号质量?!What?Why? How?
    的头像 发表于 05-19 14:27 500次阅读
    <b class='flag-5'>PCB设计</b>如何用电源去耦电容改善<b class='flag-5'>高速</b>信号质量

    高速PCB设计基础篇

    基本概念 v 高速电路定义 v 电磁干扰(EMI)和 电磁兼容(EMC) v 信号完整性(signal integrity) v 反射(reflection) v (crosstalk
    发表于 04-21 15:50

    电子产品更稳定?捷多邦的高密度布线如何降低影响?

    高速PCB设计中,信号完整性、、信号损耗等问题直接影响电路板的性能稳定性。随着5G通信、服务器、
    的头像 发表于 03-21 17:33 716次阅读

    PCB设计距离一样时,你们知道电路板两对过孔怎么摆最小吗?

    的文章中,例如(链接《过孔的设计孔径是真的很重要,但高速先生也是真的不关心》)描述了单对过孔自身的设计对性能的影响。那我们这篇文章就来讲讲如何做好两个过孔之间的PCB这个老大难的问
    发表于 02-26 09:40

    ADC电路的怎么解决?

    ,ADC是SAR型 18位单通道全差分输入的ADC。ADC的后端是MCU,MCU将数字信号处理之后再画到显示屏上显示实时波形。 调试发现显示的信号有,表现为某一路信号悬空之后,相邻的那一路信号上就会出现噪声。将采样的时间延长也无法消除
    发表于 01-07 06:15

    pcb设计时注意事项

    前期准备 • PCB设计前要与原理设计、可靠性设计、电磁兼容设计、工艺结构沟通, 确 定PCB整体的外围结构和接口布局。 • 与原理设计确认PCB网表和器件封装。 布局 • 将PCB
    发表于 12-26 16:51

    高速PCB设计EMI防控手册:九大关键步骤详解

    的关注。据统计,几乎60%的EMI问题都可以通过优化高速PCB设计来解决。本文将详细介绍高速PCB设计解决EMI问题的九大规则,帮助工程师们
    的头像 发表于 12-24 10:08 870次阅读

    100M到200M的ADCPCB设计时,要进行严格的阻抗匹配吗?

    100M到200M的ADCPCB设计时,要进行严格的阻抗匹配么
    发表于 12-06 06:50