0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

怎么解决verilog和system verilog语法亮亮的问题呢?

冬至子 来源:处芯积律 作者:处芯积律 2023-07-26 17:37 次阅读

在创建一个linux系统的时候,安装完gvim,系统默认的gvim的模式是白色背景,黑色字体,无语法亮亮。打开一个python脚本大概是下面这种效果。

image.png

作为讲究的ICer,怎么能受得了这种枯燥乏味的工作环境呢?

下面我们来设置gvim的行号,背景,字体信息

image.png

将上述设置在 /etc/vimrc 中,保存,再打开刚才的python文件。

image.png

现在环境有趣多了。ICer工作中,少不了用gvim编辑 verilog 和 system verilog 代码。

下面我们打开一个system verilog的文件试试。

image.png

说好的亮亮呢?继续研究怎么解决verilog 和system verilog语法亮亮的问题呢?以下是实现 verilog和system verilog 语法亮亮的步骤。

第一步从下面git中获取 verilog_systemverilog.vim

第二步,在自己的home目录下创建 .vim 隐藏文件夹

第三步,在.vim 隐藏文件夹下创建下面两个文件夹

ftdetect
syntax

第四步,在 ftdetect文件夹下创建文件sv.vim,sv.vim 里面内容是

au BufRead,BufNewFile *.sv set filetype=systemverilog

第五步,将verilog_systemverilog.vim 拷贝到syntax下改成名字systemverilog.vim

第六步,在/etc/vimrc 中添加下面两行

filetype on 
filetype indent on

我们来看看效果

image.png

非常完美,这gvim的背景和字体很符合ICer的工作需求。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Linux系统
    +关注

    关注

    4

    文章

    567

    浏览量

    26923
  • python
    +关注

    关注

    51

    文章

    4678

    浏览量

    83476
  • Gvim
    +关注

    关注

    0

    文章

    8

    浏览量

    2897
收藏 人收藏

    评论

    相关推荐

    Verilog HDL的基本语法

    Verilog HDL的基本语法 .pdf
    发表于 08-15 15:06

    Verilog HDL语法

    Verilog HDL语法,要的拿
    发表于 01-24 22:53

    Verilog基础语法

    Verilog基础语法
    发表于 05-27 08:00

    verilog是什么?基本语法有哪些?

    verilog是什么?基本语法有哪些?
    发表于 09-18 07:41

    博客园正式支持Verilog语法着色功能

    以前在贴Verilog代码时,都只能挑C++或者C#的语法着色,但两者的主题词毕竟不太一样,透过dudu的帮助,我将Verilog 2001年的主题词加上了,现在博客园也能漂亮的显示Veril
    发表于 05-10 08:25 975次阅读

    VHDL,Verilog,System verilog比较

    本文简单讨论并总结了VHDL、VerilogSystem verilog 这三中语言的各自特点和区别 As the number of enhancements
    发表于 01-17 11:32 0次下载

    可综合的Verilog语法和语义

    可综合的Verilog语法和语义(剑桥大学,影印):第七版
    发表于 05-21 14:50 27次下载
    可综合的<b class='flag-5'>Verilog</b><b class='flag-5'>语法</b>和语义

    Verilog_HDL的基本语法详解(夏宇闻版)

    Verilog_HDL的基本语法详解(夏宇闻版):Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的
    发表于 10-08 14:48 0次下载
    <b class='flag-5'>Verilog</b>_HDL的基本<b class='flag-5'>语法</b>详解(夏宇闻版)

    Verilog HDL实验练习与语法手册

    Verilog HDL实验练习与语法手册-高教
    发表于 05-11 11:30 0次下载

    基于System Verilog中的随机化激励

    基于System Verilog中的随机化激励
    发表于 10-31 09:25 9次下载
    基于<b class='flag-5'>System</b> <b class='flag-5'>Verilog</b>中的随机化激励

    常见的Verilog行为级描述语法

    常见的Verilog描述语句与对应的逻辑关系;熟悉语法与逻辑之间的关系
    的头像 发表于 09-15 08:18 9845次阅读
    常见的<b class='flag-5'>Verilog</b>行为级描述<b class='flag-5'>语法</b>

    Verilog语法基础

    Verilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型也称为模块。Verilog HDL既是一种行为描述的语言
    的头像 发表于 03-08 14:29 1.2w次阅读

    Verilog语法进阶

    Verilog语法进阶说明。
    发表于 05-06 16:14 30次下载

    Verilog HDL入门教程-Verilog HDL的基本语法

    Verilog HDL入门教程-Verilog HDL的基本语法
    发表于 01-07 09:23 161次下载

    浅谈System Verilog的DPI机制

    System Verilog(SV)把其他编程语言统一成为外语,Foreign Programming Language(FPL)。
    的头像 发表于 05-23 15:39 1159次阅读
    浅谈<b class='flag-5'>System</b> <b class='flag-5'>Verilog</b>的DPI机制