0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

RISC-V公测平台发布 · Stream带宽完整测试

澎峰科技PerfXLab 来源:澎峰科技PerfXLab 作者:澎峰科技PerfXLab 2023-07-18 14:06 次阅读

RISC-V公测平台Stream程序路径:/public/benchmark/stream/5.10

前言

"Stream" 是一种基准测试工具,用于评估计算机系统的内存带宽性能。它通过模拟内存访问模式,测试系统在读取和写入连续内存块时的速度,衡量系统的内存性能和数据传输效率。

平台环境

[硬件参数]
处理器: 算能SG2042 X1
DDR 128G,3200HZ
[芯片参数]
主频 2.0GHz
核心数: 64核
L1 Cache: I:64KB and D:64KB(Per Core)
L2 Cache: 1MB/Cluster(Per Cluster,X16 Cluster)
L3 Cache: 64MB System Cache
[软件环境]
linux版本: Ubuntu 22.10
gcc版本: 12.2.0(GNU)
wKgZomS2KP-AUsuqAADh58izdsM727.pngcpu 信息wKgaomS2KQSAWoh_AAEEdkSZhYo436.png64核示意

参数含义

我们先来了解下测试参数的具体用法。

1. ARRAY_SIZE:

用于指定测试期间使用的数组大小。该参数定义了测试中要操作的内存块的大小,通常以字节为单位。通过更改 array_size 的值,可以评估系统在不同内存工作负载下的性能表现,关于设置的大小,我们可以从官网上查看到说明:

The general rule for STREAM is that each array must be at least 4x the size of the sum of all the last-level caches used in the run.

Useful links:

https://www.cs.virginia.edu/stream/ref.html#runrules

也就是我们需要设置为最后一级缓存总和的 4 倍。

2. OpenMP :

-gcc编译器添加“-fopenmp” 选项多线程支持。

单线程Stream测试

我们的L3 Cache大小是64M,参考官方文档的建议,为了测试的准确性,选取了4倍大小的数据,也就是数组大小33554432作为基准,以2621440为梯度,依次增加数组大小,考察数组大小对测试结果的影响。选用的是gcc编译器。

单线程测试命令:

ubuntu@perfxlab:~/STREAM$ gcc -O3 -DSTREAM_ARRAY_SIZE=【ARRAY_SIZE】 stream.c

测试结果如下表:

wKgaomS2KbOAA4uEAAR9bqQVSg8750.png单线程 gcc -o3wKgaomS2KdiAW3-HAAC9e7bfgW4814.png


多线程Stream测试

和单线程Stream测试一样,同样可以做不同数组大小的多线程Stream 测试,选取的数组大小和单线程一样。

ubuntu@perfxlab:~/STREAM$ gcc -O3 -fopenmp -DSTREAM_ARRAY_SIZE=【ARRAY_SIZE】 stream.c

测试结果如下表:

wKgaomS2KhKAB62UAATsbukjOEU391.png多线程 gcc -o3wKgaomS2KiKAQ3yfAAEUIE72MMA101.png

结论

wKgZomS2KjmAWij8AACDTEUegJ4131.png单核vs多核 gcc -o3

从结果可以看出,多核测试的结果明显高于单核测试的结果。多核测试利用了多个处理核心并行执行任务,从而表现出更大的数据带宽。在多核测试中,Copy操作的性能是单核测试的大约5倍,Scale操作的性能约为单核测试的6倍。

综上所述,多核测试在Copy和Scale操作中显示出了明显的性能优势,而在Add和Triad操作中的性能提升较小。这与多核处理器的并行处理能力和数据依赖性有关。多核测试结果显示出了多核处理器在并行计算和数据处理方面的优势。

审核编辑:汤梓红
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 带宽
    +关注

    关注

    3

    文章

    818

    浏览量

    40167
  • 计算机
    +关注

    关注

    19

    文章

    6653

    浏览量

    84578
  • Stream
    +关注

    关注

    0

    文章

    20

    浏览量

    7923
  • RISC-V
    +关注

    关注

    41

    文章

    1907

    浏览量

    45074
收藏 人收藏

    评论

    相关推荐

    RISC-V公测平台发布 · 数据库在RISC-V服务器上的适配评估

    在这一期文章中,我们继续深入讨论RISC-V+数据库的应用。本期就继续利用HS-2平台测试数据库软件在RISC-V服务器上的兼容性。
    的头像 发表于 08-21 17:09 712次阅读
    <b class='flag-5'>RISC-V</b><b class='flag-5'>公测</b><b class='flag-5'>平台</b><b class='flag-5'>发布</b> · 数据库在<b class='flag-5'>RISC-V</b>服务器上的适配评估

    科普RISC-V生态架构(认识RISC-V)

    中国不自己搞一套指令集,即便从RISC-V借鉴一下,搞个CRISC-6也可以。据说RISC-V第一版本指令集伯克利大学4个人从设计到发布只用了3个月。这个就和HTML5标准是类似的,全球的浏览器应该
    发表于 08-02 11:50

    RISC-V你了解多少?

    RISC指令集早在1981年就已经出现,因此只用了三个月设计全新的指令集RISC-V。但其实RISC-V从2010年开始到2014年才正式发布第一版用户手册,中间经历了4年。3.小插曲
    发表于 08-13 15:13

    怎么搭建risc-v学习平台

    risc-v学习平台搭建
    发表于 12-15 07:14

    RISC-V应用领域的拓展

    为自动驾驶汽车等应用开发新的RISC-V芯片设计;GreenWaves推出了基于RISC-V的低功率AI物联网(IoT)应用处理器;晶晨半导体推出具有RISC-V安全内核的SoC芯片;华米发布
    发表于 06-18 20:57

    RISC-V是什么

    成熟流行商业内核架构在于,RISC-V是属于开源的内核架构,并且最为重要的一点是,发布RISC-V的基金会和研发机构,允许商家在RISC-V架构上进行非标准的指令扩展,同时不需要对外公
    发表于 07-23 06:06

    RISC-V相关资料分享

    GD32V系列的发布解决了长期以来用户对RISC-V热情十足,但难觅低成本通用MCU开发板的局面,对于RISC-V生态的建...
    发表于 11-02 06:44

    从STM32F030平台切换到RISC-V CSM32RV20

    本系列仅为记录工作,开发从STM32F030平台切换到RISC-V CSM32RV20。CSM32RV20是南京中科微电子有限公司开发的一款基于RISC-V核的超低功耗MCU芯片,内置RISC
    发表于 11-26 06:30

    RISC-V的相关资料分享

    国内大量芯片公司崛起,其中有很多公司想在RISC-V新赛道有一番作为,毕竟ARM内核早已是红海,而RISC-V尚处于蓝海。今天痞子衡就为大家盘点一下发布RISC-V MCU产品(不一
    发表于 02-11 06:23

    布局 RISC-V 领域,中国联通加入中国 RISC-V 产业联盟

    RISC-V 计算平台,促进形成贯穿 IP 核、芯片、软件、系统、应用等环节的 RISC-V 产业生态链。中国联通指出,RISC-V 是基于精简指令集计算(
    发表于 03-16 14:56

    我了解的RISC-V

    、南京沁恒等等很多家都推出了自己的RISC-V内核的芯片,而据我了解,RISC-V从2010年成立以来,到2015年有了初步的第一个发布版的的时候,RISC-V了解的人还是很少的,直到
    发表于 03-19 10:52

    赛昉科技成立RISC-V Multimedia SIG,推动openKylin on RISC-V生态发展

    科技有限公司发起成立,负责openKylin社区中桌面操作系统上RISC-V架构平台的开源多媒体框架(FFMPG/Gstreamer/OpenMax)集成及应用开发工作。01 SIG目标创建并负责
    发表于 04-03 18:33

    RISC-V核、平台和芯片该如何选择?

    (1)、芯片设计者可选择RISC-V 核 和SoC 平台 构建自己的芯片。比如,使用 PULPino 平台开发 SoC 芯片,内核使用 RI5CY和Zero-risky,国内企业和高校研究项目都有在
    发表于 06-21 20:34

    阿里平头哥发布首个 RISC-V AI 软硬全栈平台

    转自https://m.ithome.com/html/714391.htm 2023 RISC-V 中国峰会8月23日在北京召开,平头哥在会上发布了首个自研 RISC-V AI 平台
    发表于 08-26 14:14

    256核!赛昉发布全新RISC-V众核子系统IP平台

    (StarLink-500),一款高性能RISC-V多核子系统IP平台。 本次发布,赛昉科技再次扩充自研IP矩阵,引领RISC-V迈入更高性能领域。 赛昉科技IP产品矩阵 赛昉科技董
    发表于 11-29 13:37