清华大学尹首一：《以架构创新，突破算力“卡脖子”问题》的主题演讲

7月13日至14日，中国集成电路设计创新大会暨IC应用博览会（ICDIA 2023）在无锡太湖国际博览中心隆重召开。在大会高峰论坛上，清华大学集成电路学院副院长尹首一教授发表了名为《以架构创新，突破算力“卡脖子”问题》的主题演讲，指出算力是数字经济时代的核心生产力，但却面临严重的“卡脖子”问题。而国内要实现算力突破，主要有五条创新路径。同时，无论采用先进集成还是采用先进架构设计技术，都离不开架构上的创新。

尹首一表示，随着数据需求呈现爆发式增长，算力已经成为近几年业界非常关注的话题，并且被视为数字经济时代的核心生产力。据IDC的统计，国家计算力指数与GDP发展呈正相关趋势，算力指数每增长1个百分点，国家数字经济和GDP将分别增长3.5%和1.8%。而到2026年，整个算力需求最迫切的五个行业分别是互联网、金融、政府、电信和制造，尤其是随着ChatGPT人工智能大模型席卷全球，更加引发了算力需求的大爆炸。

但现在的客观情况是国家算力供给面临着严重的“卡脖子”问题，即美国限制高算力芯片对华出口，而且可能进一步收紧出口限制。归根结底其动机要限制中国得高算力芯片、数字经济和人工智能等方面的发展。尹首一指出，“中国要自己做高算力芯片正面临双重‘工艺墙’，第一是在迫切的算力需求下，芯片制造工艺逼近物理极限带来的技术升级限制；第二道‘工艺墙’来自国际封锁，这将导致国内业界要持续提升芯片算力会遭遇很大困难。”

要实现算力突围，满足人工智能、数字经济发展对算力的需求，路在何方？尹首一认为，可以将算力看成三个因子的乘积：晶体管密度×芯片面积×算力/晶体管，它们分别与制造工艺、***口径、芯片计算架构有关。而在当前国际产业环境下，需要重新审视芯片算力公式，在可获取的低世代成熟工艺下去寻找持续提升算力的新途径，其中包括在芯片面积上探索先进集成技术和先进封装技术发展的可能性，以及在算力方面更加聚焦新型计算架构。

基于对算力公式的分析，尹首一进一步称，在当前算力受限的情况下，国内仍然能够寻找持续提升芯片算力的空间。“我们用三维空间表达未来芯片算力提升的路径，其中的三个轴分别是计算架构、三维集成和二维扩展。常言道，‘他山之石，可以攻玉’，我们把最近几年国际上在高算力芯片进展方面发布的每一颗芯片，放进这个坐标系里并找到确定性位置，然后统计发现我们在高算力芯片发展中的不同尝试可以归结为几条不同的创新路径。”

第一条创新路径是数据流芯片，即在计算架构层面通过架构改进提升芯片性能，实现算力系统级的优化提升；第二条路径是可重构芯片，这是因为可重构计算比较灵活，可以重复利用；第三条路径是存算一体，通过将计算跟存储结合起来，提升芯片整体算力；第四条路径是将晶圆级芯片持续做大，提升芯片面积必然能进一步提升算力。第五条路径是三维芯片，通过把各种芯片堆叠起来拓展性能和技术，丰富的选择将带来很多能力提升的可能性。

“通过五种不同创新路径可以看出，提升算力除了技术路径以外还有多种工具选择，而这些工具怎么组合是未来实现算力拓展的关键。”尹首一表示，在这些创新路径之外，还可以进一步提升算力的突破点还包括，集成不同的架构和三维集成，集成三维集成和晶圆级芯片，以及集成存算一体技术、晶圆级芯片和三维芯片集成等，不同组合会碰撞出不同火花。

尹首一总结道，基于当前国际上新技术的进展，路径创新将是突破“卡脖子”问题的关键手段。只有通过技术创新、路径创新，才有可能实现算力突破。如今，随着人工智能应用带来了新技术和新架构优化的可能性，计算架构+集成架构的联合创新，将有机会重塑芯片算力提升空间。“中国信息产业高度发达，算力应用领域在全是最丰富，同时技术创新路径也是最全面的。通过应用领域的支撑和路径创新，中国的高算力芯片最终一定能够取得突破。”