0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

MPU进化,多核异构处理器有多强?A核与M核通信过程解析

飞凌嵌入式 2022-11-21 14:42 次阅读

随着市场对嵌入式设备功能需求的提高,市面上出现了集成嵌入式处理器和单片机的主控方案,以兼顾性能和效率。

在实际应用中,嵌入式处理器和单片机之间需要进行大量且频繁的数据交换,如果采用低速串行接口,则数据传输效率低,这将严重影响产品的性能;而如果采用高速并口,则占用管脚多,硬件成本将会增加。

为解决这一痛点,各大芯片公司陆续推出了兼具A核和M核的多核异构处理器,如NXP的i.MX8系列、瑞萨的RZ/G2L系列以及TI的AM62x系列等等。虽然这些处理器的品牌及性能有所不同,但多核通信原理基本一致,都是基于寄存器和中断传递消息,基于共享内存传输数据

以配电终端产品为例,A核负责通讯和显示等人机交互任务,M核负责采样和保护等对实时性要求较高的任务,双核间交互模拟量、开关量和录波文件等多种信息,A核+M核的方案既满足了传统采样保护功能,又支持多种接口通信及新增容器等功能,符合国家电网现行配电标准。

71f7f882-67ab-11ed-b116-dac502259ad0.png通信过程整体架构说明

接下来小编将以NXP的i.MX8MP为例,借助飞凌OKMX8MP-C开发板分别从硬件层、驱动层、应用层介绍大致的通信实现流程以及实测效果

1. 硬件层通信实现机制

通过物理内存DDR分配,将硬件层分为了两部分:TXVring Buffer(发送虚拟环状缓冲区)RXVring Buffer(接收虚拟环状缓冲区);其中M核从TXVring区发送数据,从RXVring区读取接收数据,A核反之。

处理器支持消息传递单元(MessagingUnit,简称MU)功能模块,通过MU传递消息进行通信和协调,芯片内的M7控制核和A53处理核通过通过寄存器中断的方式传递命令,最多支持4组MU双向传递消息,既可通过中断告知对方数据传递的状态,也可发送最多4字节数据,还可在低功耗模式下唤醒对方,是保证双核通信实时性的重要手段。

721d00d2-67ab-11ed-b116-dac502259ad0.png寄存器输入输出通信模型

(1)CoreA写入数据;

(2)MU将Tx 空位清0,Rx满位置1;

(3)产生接收中断请求,通知CoreB接收状态寄存器中的接收器满,可以读取数据;

(4)CoreB响应中断,读取数据;

(5)CoreB读完数据后,MU将Rx满位清0,Tx空位置1;

(6)状态寄存器向CoreA生成发送中断请求,告知CoreB读完数据,发送寄存器空。

通过以上步骤,就完成了1次从CoreA向CoreB 传递消息的过程,反之亦然。

2. 驱动层Virtio下RPMsg通信实现

Virtio是通用的IO虚拟化模型,位于设备之上的抽象层负责前后端之间的通知机制和控制流程,为异构多核间数据通信提供了层的实现

RPMsg消息框架是Linux系统基于Virtio缓存队列实现的主处理核和协处理核间进行消息通信的框架,当客户端驱动需要发送消息时,RPMsg会把消息封装成Virtio缓存并添加到缓存队列中以完成消息的发送,当消息总线接收到协处理器送到的消息时也会合理地派送给客户驱动程序进行处理。

在驱动层,对A核,Linux采用RPMsg框架+Virtio驱动模型,将RPMsg封装为了tty文件供应用层调用;在M核,将Virtio移植,并使用简化版的RPMsg,因为涉及到互斥锁和信号量,最终使用FreeRTOS完成过程的封装,流程框图如下方所示。

723afcc2-67ab-11ed-b116-dac502259ad0.png主处理核与协处理核数据传递流程图

(1)Core0向Core1发送数据,通过rpmsg_send函数将数据打包至Virtioavail链表区;

(2)在avail链表寻找共享内存中空闲缓存,将数据置于共享内存中;

(3)通过中断通知Core1数据到来,共享内存由avail链表区变至used区;

(4)Core1收到中断,触发rpmsg的接收回调函数,从used区获取数据所在的共享内存的物理地址,完成数据接收;

(5)通过中断通知Core0数据接收完成,共享内存缓存由used区变为avail区,供下次传输使用。

3. 应用层双核通信实现方式

在应用层,对A核可使用openwriteread函数对 /dev下设备文件进行调用;对M核,可使用rpmsg_lite_remote_initrpmsg_lite_sendrpmsg_queue_recv函数进行调用,不做重点阐述。

4. 实际使用效果

通过程序实测,M核和A核可以批量传输大数据。同样以配电产品为例——128点采样的录波文件大约为43K,若通过传统的串行总线传输方式,需要数秒才可完成传输

使用i.MX8MP的双核异构通信方案,只需要不到0.5秒即可传输完成,数据传输效率提升数十倍!同时还避免了串行总线易受EMC干扰的问题,提高了数据传输稳定性,简化了应用编程,可满足用户快速开发的需求。

以上就是多核异构处理器中A核与M核通信过程的解析,想要了解具体详细程序实例,可到【飞凌嵌入式官方微信公众号】回复关键词“程序实例”查看

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    18288

    浏览量

    222193
收藏 人收藏

    评论

    相关推荐

    多核异构通信框架(RPMsg-Lite)

    概要 随着科技的飞速发展,计算需求日益复杂和多样化,传统的单核处理器已难以满足所有应用场景的需求。在这样的背景下,异构多核系统应运而生,成为推动计算领域进步的重要力量。异构
    的头像 发表于 03-08 18:20 1022次阅读
    <b class='flag-5'>多核</b><b class='flag-5'>异构</b><b class='flag-5'>通信</b>框架(RPMsg-Lite)

    求助,在TASKING软件里如何建立多核工程并能实现3个运行?

    论坛里看到有基于BaseFramework框架的多核工程,但是怎么在TASKING里直接创建工程?我在TASKING里新建多核工程,并通过SoftwarePlatform插件代码生成来生成完整的各种
    发表于 02-05 09:09

    瑞萨RZ/G2L MPU多核异构设计及通信方案

    在当今的工业和消费电子应用中,系统需求日益增长,不仅要求执行复杂的控制任务,还需要实时地采集和处理数据。为了满足这些需求,多核异构处理器成为了一种流行的解决方案。这类
    的头像 发表于 01-08 12:18 1000次阅读
    瑞萨RZ/G2L <b class='flag-5'>MPU</b>的<b class='flag-5'>多核</b><b class='flag-5'>异构</b>设计及<b class='flag-5'>通信</b>方案

    北京君正X2600处理器亮相ELEXCON 2023,打造多核异构跨界新价值

    控制等关键技术,同时承袭了北京君正特有的功耗低、开发门槛低等技术特点,适用于各类消费、商业和工业的嵌入式应用领域。 多核异构,按需优化 北京君正X2600系列处理器采用多核
    发表于 11-03 18:17

    多核异构中A核与M核通信过程

    目前域控项目有的采用S32G这类多核异构的芯片,转载一篇分析下多核异构中A核与M核通信过程的文章
    的头像 发表于 10-31 11:09 530次阅读
    <b class='flag-5'>多核</b><b class='flag-5'>异构</b>中A核与M核<b class='flag-5'>通信</b><b class='flag-5'>过程</b>

    X2600处理器,打造多核异构跨界新价值

    跨界处理器。 据介绍,X2600系列处理器采用了北京君正自研的CPU内核、图像/视频处理、2D处理引擎和打印机控制等关键技术,同时承袭了北京君正特有的功耗低、开发门槛低等技术特点,适用
    的头像 发表于 10-10 14:22 331次阅读
    X2600<b class='flag-5'>处理器</b>,打造<b class='flag-5'>多核</b><b class='flag-5'>异构</b>跨界新价值

    STM32MP1多核实时低功耗处理器

    STM32MP1系列具有灵活的内核架构,在单芯片内嵌入了双ARMR CortexR-A7、一个CortexR M4及一个3DGPU单元,轻松实现高速的实时
    发表于 09-25 07:17

    专用R5F+双A53,异构多核AM64x让工控“更实时”

    Cortex-R5F + Cortex-A53异构多核, 给工控带来何种意义? 创龙科技SOM-TL64x工业核心板搭载TI AM64x最新工业处理器,因其CortexR5F + 双
    发表于 08-23 15:34

    对于不规范的NICE指令格式,主处理器E203是否会将自定义指令派发给NICE

    若不按照官方文档中的NICE指令格式自定义指令,主处理器会如何处理该指令?主处理器正常派发该指令给协处理器,报错或者卡死或者忽略?
    发表于 08-17 06:41

    如何在蜂鸟处理器的基础上扩展第三方指令?

    想咨询一下如何在蜂鸟处理器的基础上扩展第三方指令,使用户自定义指令,并如何构建机器码等内容? 我看了胡老师的RISC-V处理器设计的书里面讲的使用custom1-4来进行扩展,并以EAI为实例进行
    发表于 08-16 07:36

    中国首颗ARM+RISC-V异构多核MCU伴随IAR在上海国际嵌入式展亮相

    工程师说道。 HK32U3009采用了ARM-Cortex和RISC-V异构架构,填补国产异构多核MCU芯片技术空白。该芯片还带有MMU硬件级系统资源访问权限管理,采用自研IPC
    发表于 06-15 18:32

    专用M4F+四A53,异构多核AM62x让工业控制“更实时、更安全”

    Cortex-M4F + Cortex-A53异构多核给工业控制带来何种意义?创龙科技SOM-TL62x工业核心板搭载TI AM62x最新处理器
    发表于 06-15 17:18

    在 IAR Embedded Workbench中进行ARM+RISC-V多核调试

    (Cortex-R5)。异构多核指的是CPU内核具用不同的架构,比如Infineon的Traveo T2G(Cortex-M0+ + Cortex-
    发表于 06-14 16:55

    FPGA硬核与软处理器有什么区别和联系?

    FPGA硬核与软处理器有什么区别和联系?
    发表于 05-30 20:36

    请问双之间如何通信

    请问双之间如何通信? 怎么处理双核对外设资源出现竞争的问题?
    发表于 05-26 06:37