我们通常所说的铜皮避让区域,一般指的是手动对铜皮进行修整过的地方。在处理相同模块的时候,手动进行调整过的地方是可以进行复制的,本文向大家讲解,如何对修整好的铜皮避让区域进行复制以及其它操作,具体如下:
如图1所示。这里的电源电流比较大,采用的是全连接,防止未来散热太快,在左上角每个电容的四个脚进行挖空处理。
图1 铜皮手动处理示意图
右侧电容的焊盘也需要进行放置,不用手动去处理,可以直接对挖掉的区域进行拷贝,具体的操作步骤如下所示:
执行菜单命令
执行菜单命令Shape-Manual Void/cavity,在下拉菜单中选择Copy,如图2所示;

图2 进行避让区域拷贝示意图
复制/拷贝
执行命令之后,点击Viod区域,进行复制,这样挖空的小框框会吸附在鼠标上,如图3所示,然后放置在右侧的焊盘对应的位置即可;

图3 复制Viod区域示意图
拷贝完成之后的效果如图4所示;

图4 拷贝完成示意图
删除
如果需要对挖空区域进行删除,同样的执行菜单命令Shape-Manual Void/cavity,在下拉菜单中选择Delete命令即可。
上述,就是在Allegro软件中,如何删除、复制修整好的铜皮避让区域的方法解析。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
Allegro设计
+关注
关注
0文章
12浏览量
6116
发布评论请先 登录
相关推荐
热点推荐
Allegro亮相2026中国国际数据中心液冷技术年会
2026年4月16-17日,中国国际数据中心液冷技术年会在深圳举办。Allegro 受邀出席并发表《Allegro AI 数据中心热管理解决方案》核心主题演讲,深度分享适配液冷架构的全链路芯片级技术
12:如何把 PCB 上的铜皮扩大或缩小 I 芯巧Allegro PCB 设计小诀窍
背景介绍:我们在进行PCB设计时,经常需要等比例的将PCB上的铜皮扩大或者缩小,例如对按板框形状添加的Route keepin或者Package keepin区域进行内缩,而Allegro PCB设计工具提供的Z-Copy功能和
发表于 04-16 17:08
09. 如何把PCB上的图形快速切换到不同的层? | 芯巧Allegro PCB 设计小诀窍
背景介绍: 我们在进行PCB设计时,通常会需要将绘制好的铜皮、走线或者其他图形转换到另外一层,Allegro PCB设计工具的Change或者Cross Copy等功能,可以快速实现这一设计意图。
发表于 04-10 10:58
08. 如何在 Allegro中设置禁止添加测试点区域?| 芯巧Allegro PCB 设计小诀窍
背景介绍: 我们在进行PCB设计时,为了方便对加工后的PCB进行测试,通常会为关键性元件添加测试点,但是在PCB上有些区域是不允许添加测试点的,例如BGA器件正下方区域或者元器件周围1mm以内区域等
发表于 04-10 10:56
07. 如何在Allegro中设置可以走线但不能铺的铜区域?| 芯巧Allegro PCB 设计小诀窍
背景介绍:我们在进行PCB设计时,经常需要绘制一些禁止铺铜但是允许走线的区域,如果我们直接使用Route Keepout绘制的话,虽然可以实现在此区域内禁止铺铜的效果,但是走线在此区域内也是不允许的,会生成DRC报错。今天就给大
发表于 04-09 17:23
03. 如何把 PCB 板上的线变成铜皮?| 芯巧Allegro PCB 设计小诀窍
Allegro PCB设计小诀窍系列--如何把PCB板上的线变成铜皮背景介绍:我们在进行PCB设计时,经常需要从其他软件导入图形,比如用其他软件绘制完成的防静电标识等。Allegro PCB软件对于
发表于 04-03 16:40
RDMA设计43:队列删除及连接断开功能测试
在接收到正确的删除队列请求后,首先进入连接断开流程,即四次挥手断链,如图中红框部分。随后进行队列删除操作。返回队列操作状态 0x2b,符合设计预期,验证通过。
删除公钥指纹
的“应用”区域,找到“SHA256证书/公钥指纹”栏中需删除的公钥指纹,点击。
4。弹出确认提示框,核对指纹信息无误后,点击“确认”。
本文参考鸿蒙官方文档
发表于 01-07 15:31
Allegro亮相第五届汽车AI智能底盘大会
2025年11月19日,Allegro携手合作伙伴WT文晔科技精彩亮相第五届汽车AI智能底盘大会,Allegro汽车市场业务拓展经理曹姜威发表了题为《"感知-决策-执行"闭环
技术资讯 I Allegro PCB 设计中布线优化
本文要点作为一名资深的电子设计工程师,在Allegro中将走线优化好、散热调整好、阻抗控制精准,能够为后期调试和改板省下不少心力,好处就不用多说了!上期我们介绍了如何利用约束管理器去约束我们的走线
Allegro Skill布线功能之删除Dangling介绍
高速pcb布线完成之后,需要检查pcb板上是否存在多余的走线、过孔以及孤岛铜皮等情况,那么多余的走线以及过孔被称为Dangling line/Dangling Vais。
Allegro Skill布线功能--过孔助手
在进行PCB设计的过程中,一个经常需要执行的操作就是打孔。 打孔基本存在于散热焊盘的打孔、整板地过孔放置或者特定区域的打孔,以及在铜皮上进行的打孔等。如果这些操作是通过手动方式来完成,那么过程将会
一文读懂Allegro先进磁性开关和锁存器
Allegro 拥有丰富的霍尔效应和隧道磁阻(TMR)开关及锁存器产品,可广泛应用于汽车、工业和消费电子等领域。本应用笔记旨在提供分步选型流程,协助设计师为具体应用场景选择适配的 Allegro
Allegro Skill布线功能之RF相邻铜皮挖空介绍
在高速PCB设计中,对于射频信号的走线,其相邻层挖空的设计具有重要作用。射频信号通常需要严格控制阻抗(如50Ω),当射频走线线宽增加以降低插入损耗时,参考层距离的增加是必要的。通过挖空相邻层,以至于射频走线可以参考更远的参考平面,从而调整介质厚度,实现所需的阻抗。并且挖空相邻层可以减少射频走线与地平面之间的耦合电容,从而降低信号衰减,优化射频信号的传输性能。
Allegro设计小技巧 | 如何删除、复制修整好的铜皮避让区域
评论