0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

大学毕业设计一席谈之五十 删余卷积码仿真(2) 编译码函数

通信工程师专辑 来源:未知 2023-06-15 00:00 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

继续讲解!一起来看之前程序中涉及到的函数的代码!实实在在的的干货,需要大家好好消化!内容接近四千字,主要为代码!本文内容已经归档到毕业设计课题库中了。本文内容超级长,主要因为译码算法非常复杂。如果你购买了此文,务必耐心看完,慢慢消化。本文的难度适合研究生学习阶段,当然优秀的本科生也可以借鉴。维特比译码的算法是一个硬核知识点,做物理层算法的人需要攻破它。本文代码比较复杂,请耐心消化!

06ef3158-0acc-11ee-962d-dac502259ad0.png

先看编码内容!

%%*********** 卷积码编码函数模块程序 *************%

%%% File: function_trunk_conv_encoder.m %%%%

%%%%%%% 函数名 %%%%%%%

function coded_bits = function_trunk_conv_encoder(in_bits, GenPoly)

%%%%%%%% 程序说明 %%%%%%

% 实现集群方式下信号的(2,1,7)删余卷积编码。

%%************** 函数参数定义 *********************%

%%% 输出参数:

%%% coded_bits:编码输出比特流

%%% 输入参数:

%%% inbits: 输入单路比特数

%%% GenPoly: 卷积码生成多项式 可不输入

%%%***************************************************

%%***************** 程序主体 ******************%%

%%%%%%%%%%%%%%%%% 生成多项式

GenPoly = [1 1 1 1 0 0 1; 1 0 1 1 0 1 1 ];

原文标题:大学毕业设计一席谈之五十 删余卷积码仿真(2) 编译码函数

文章出处:【微信公众号:通信工程师专辑】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 通信网络
    +关注

    关注

    22

    文章

    2098

    浏览量

    53984

原文标题:大学毕业设计一席谈之五十 删余卷积码仿真(2) 编译码函数

文章出处:【微信号:gh_30373fc74387,微信公众号:通信工程师专辑】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    CANoe与Simulink联合仿真编译失败

    问题描述:在使用VS作为编译器的情况下,Matlab编译后失败,如下图:解决方案:原因:安装VS时,Windows的SDK版本未安装或者安装选项没有选择正确。1.打开VS,可以看到VS中的错误提示:2.打开此项目的属性设置:3.
    的头像 发表于 11-14 12:13 1632次阅读
    CANoe与Simulink联合<b class='flag-5'>仿真</b><b class='flag-5'>编译</b>失败

    原厂 FZH851 高可靠性、低功耗的LED行选译码芯片

    款高速 CMOS 器件,引脚兼容低功耗肖特基 TTL(LSTTL)系列。 FZH851有三个地址数据输入端(A0、 A1、A2) 和八个有效译码为低的输出端( — ); FZH851 有三个使能控制
    发表于 11-11 09:50

    如何直接从main函数开始仿真

    提出问题 用最新的官方编译器得到的汇编文件在程序开始运行时会有很多初始化和预处理的步骤,但是仿真时不需要这些初始化,我们只关心main函数开始后CPU及NICE_core的表现。否则可能会仿真
    发表于 11-05 06:10

    CNN卷积神经网络设计原理及在MCU200T上仿真测试

    设计流程: 1、构建缓冲区 2、将卷积操作展开成乘加操作。 3、层层复用。 design file设计图 综合之后设计部分设计图 仿真测试结果 [/td][td=184][/td] [td=3,1,553]
    发表于 10-29 07:49

    卷积运算分析

    卷积运算的基础运算是乘加运算(MAC,Multiplication and Accumulation),本文设计了基本运算单元PE模块来实现MAC运算。对于卷积运算而言,次性至少处理
    发表于 10-28 07:31

    华为助力哈尔滨工业大学毕业典礼网络部署保障

    近日,哈尔滨工业大学隆重举行了2025年毕业典礼暨学位授予仪式,送别校三区即将迈向新征程的7203名本科毕业生、4071名硕士毕业生、54
    的头像 发表于 06-26 11:22 790次阅读

    从清华大学到镓未来科技,张大江先生在半导体功率器件十八年的坚守!

    )的产品推广和知识产权布局,推动公司发展走向更广阔的舞台。张大江毕业于清华大学电子信息工程系,大学毕业后就进入了为电子行业。从早期的开关电源设计到现场应用工程师(FAE),再到2013年专注于产品开发
    发表于 05-19 10:16

    《聊聊ZXDoc》CAN总线仿真、面板仿真

    。什么是仿真?CAN总线仿真种通过虚拟化技术模拟CAN(FD)通信环境的方法,用于在无物理硬件或脱离实际系统的情况下,对ECU、传感器、执行器等节点的通信行为
    的头像 发表于 05-09 11:30 1062次阅读
    《聊<b class='flag-5'>一</b>聊ZXDoc》<b class='flag-5'>之</b>CAN总线<b class='flag-5'>仿真</b>、面板<b class='flag-5'>仿真</b>

    全国大学生电子设计大赛加毕业设计项目合集

    灵敏无线探听器电路资料 高频电路实训装置资料 通过网盘分享的文件:全国大学生电子设计大赛加毕业设计项目合集.zip 链接: https://pan.baidu.com/s/1HB4Egehg29zfs3iHv2N4aQ?pwd=
    发表于 04-15 11:45

    新唐科技推出NAU88L21CYG音讯编译码

    新唐科技宣布推出新的低延迟音讯编译码器平台,以加速无线串流处理和分析产品的开发。该解决方案由新唐的单芯片讯号处理设计来实现,包括低延迟(LL)取样(用于降采样)/插值(用于升采样)数字线性和非线性滤波器,这些低通滤波器非常有价值的增加了主动降和无线实时串流应用程序。
    的头像 发表于 04-12 09:36 880次阅读

    大规模硬件仿真系统的编译挑战

    大规模集成电路设计的重要工具。然而,随着设计规模的扩大和复杂度的增加,硬件仿真系统的编译过程面临着诸多挑战。本文旨在探讨基于FPGA的硬件仿真系统在编译过程中所遇到的关
    的头像 发表于 03-31 16:11 1224次阅读
    大规模硬件<b class='flag-5'>仿真</b>系统的<b class='flag-5'>编译</b>挑战

    FPGA Verilog HDL语法编译预处理

    Verilog HDL语言和C语言样也提供了编译预处理的功能。“编译预处理”是Verilog HDL编译系统的个组成部分。Verilog
    的头像 发表于 03-27 13:30 1086次阅读
    FPGA Verilog HDL语法<b class='flag-5'>之</b><b class='flag-5'>编译</b>预处理

    如何使用MATLAB实现维时间卷积网络

    本文对卷积操作进行介绍,包括维扩展卷积维因果卷积,以及 MATLAB 对
    的头像 发表于 03-07 09:15 1664次阅读
    如何使用MATLAB实现<b class='flag-5'>一</b>维时间<b class='flag-5'>卷积</b>网络

    毕业设计实物章节补充!有偿!

    本人的毕业设计是STM32智能风扇系统,运用到的模块有DHT11、L298N和HC-05,我没有做实物,导致仿真以及实物测试章节没办法写,初稿就要交了,想找个大佬提供资料,有偿感谢。
    发表于 02-27 21:05

    如何使用SN74LV4051A搭建个3,-8译码器?

    我想用SN74LV4051A搭建个3,-8译码器,但是在官网下好了spice模型之后在tina里总是仿真不出来,能不能给我个用SN74LV4051A做好的3-8
    发表于 12-18 09:10