电子发烧友网报道(文/周凯扬)对于想寻找合适的RISC-V IP来进行芯片设计的企业来说,市面上的选择太丰富了,SiFive、晶心科技、平头哥、芯来科技等企业提供了太多的选择。但对于少部分特殊需求的企业来说,这些IP虽然具备一定的可定制性,但离真正的全定制化还有一定的距离。
全定制化
今年4月,来自西班牙的RISC-V IP厂商Semidynamics,则在近期正式推出了完全可定制化的RISC-V IP核心。这家此前一直处于“隐身模式”的公司也参与了知名RISC-V公司Esperanto Technologies的核心设计,随后他们试图打造出独特的RISC-V核心架构,解决现成RISC-V核心满足不了的需求。
Semidynamics发布的首个完全可定制核心名为Atrevido,且目前已经公开接受授权了。Atrevido是一个64位的2/3/4-wide乱序RISC-V核心,且已经支持最新的RISC-V Vector规范1.0版本,以及Semidynamics自研的开放Vector接口,所以用户可以在定制向量单元和直接使用Semidynamics给到的版本之间自由选择。
Atrevido还给到了更多的定制化选项,无论是新的指令、不同的地址空间以及新的内存访问方式等等。根据Semidynamics的说法,他们可以全定制化每个核心来满足客户极其精准的应用需求,甚至在几周之内就能将客户需要的特性加入RTL中去。如此一来,借由他们的RISC-V核心不仅能实现定制化需求,也能有较快的TTM进度。
在扩展性上,Atrevido已经做好了缓存一致的多重处理环境支持,其CHI/AXI接口支持用户打造2核、4核乃至百核的SoC。据其透露,他们已经在5nm的工艺节点上进行了验证。
如果不需要乱序核心的话,Semidynamics也准备了Avispado这样64位2-wide的按序RISC-V核心。对于寻求最小面积和功耗SoC设计的客户,Avispado则是最佳的方案。他们已经在欧洲EPI项目中打造了一个基于4核Avispado的测试芯片,采用了格芯的22nm工艺进行设计,据了解下一代将采用12nm及以下的工艺实现更高的性能和更低的功耗,同时增加Chiplet的设计。
全定制化面向的市场
针对这些全定制核心,Semidynamics主打的是一些需要大内存带宽的应用,比如机器学习和HPC等。在推荐系统这样高度依赖机器学习的应用中,基于Atrevido打造的大型SoC可用于将稀疏数据传递给计算引擎,而不必投入庞大的芯片资源。而在HPC这样的应用中,Atrevido不仅支持64位的数据通道和48位的物理地址通道,在先进的工艺节点下,也能做到2.4GHz的超高主频。
不同的IP配置,也给到了客户不同的应用场景和环境选择。比如Avispado可以作为边缘控制器,而加入向量单元之后,则可以用于2D/3D的图像处理等边缘AI/ML应用。而Atrevido则可以用于直接打造应用处理器,在加入向量单元后,也能拥有优异的AI计算能力,且这些配置均能运行在Linux和RTOS环境下。
小结
尽管大多数RISC-V IP厂商提供的现有方案已经足够优秀,甚至做到了极致,但总归还是有少数公司想要完美地控制功耗、性能和占用面积的配置,同时又给到差异化的特性。对于这些客户而言,Semidynamics提供的全定制化方案无疑更具有吸引力。不过从已有客户来看,完全可定制化的需求可能更适合那些打造高端处理器芯片的厂商,毕竟每一条定制化需求也意味着更高的成本。
全定制化
今年4月,来自西班牙的RISC-V IP厂商Semidynamics,则在近期正式推出了完全可定制化的RISC-V IP核心。这家此前一直处于“隐身模式”的公司也参与了知名RISC-V公司Esperanto Technologies的核心设计,随后他们试图打造出独特的RISC-V核心架构,解决现成RISC-V核心满足不了的需求。
Semidynamics发布的首个完全可定制核心名为Atrevido,且目前已经公开接受授权了。Atrevido是一个64位的2/3/4-wide乱序RISC-V核心,且已经支持最新的RISC-V Vector规范1.0版本,以及Semidynamics自研的开放Vector接口,所以用户可以在定制向量单元和直接使用Semidynamics给到的版本之间自由选择。
Atrevido还给到了更多的定制化选项,无论是新的指令、不同的地址空间以及新的内存访问方式等等。根据Semidynamics的说法,他们可以全定制化每个核心来满足客户极其精准的应用需求,甚至在几周之内就能将客户需要的特性加入RTL中去。如此一来,借由他们的RISC-V核心不仅能实现定制化需求,也能有较快的TTM进度。
在扩展性上,Atrevido已经做好了缓存一致的多重处理环境支持,其CHI/AXI接口支持用户打造2核、4核乃至百核的SoC。据其透露,他们已经在5nm的工艺节点上进行了验证。
如果不需要乱序核心的话,Semidynamics也准备了Avispado这样64位2-wide的按序RISC-V核心。对于寻求最小面积和功耗SoC设计的客户,Avispado则是最佳的方案。他们已经在欧洲EPI项目中打造了一个基于4核Avispado的测试芯片,采用了格芯的22nm工艺进行设计,据了解下一代将采用12nm及以下的工艺实现更高的性能和更低的功耗,同时增加Chiplet的设计。
全定制化面向的市场
针对这些全定制核心,Semidynamics主打的是一些需要大内存带宽的应用,比如机器学习和HPC等。在推荐系统这样高度依赖机器学习的应用中,基于Atrevido打造的大型SoC可用于将稀疏数据传递给计算引擎,而不必投入庞大的芯片资源。而在HPC这样的应用中,Atrevido不仅支持64位的数据通道和48位的物理地址通道,在先进的工艺节点下,也能做到2.4GHz的超高主频。
不同的IP配置,也给到了客户不同的应用场景和环境选择。比如Avispado可以作为边缘控制器,而加入向量单元之后,则可以用于2D/3D的图像处理等边缘AI/ML应用。而Atrevido则可以用于直接打造应用处理器,在加入向量单元后,也能拥有优异的AI计算能力,且这些配置均能运行在Linux和RTOS环境下。
小结
尽管大多数RISC-V IP厂商提供的现有方案已经足够优秀,甚至做到了极致,但总归还是有少数公司想要完美地控制功耗、性能和占用面积的配置,同时又给到差异化的特性。对于这些客户而言,Semidynamics提供的全定制化方案无疑更具有吸引力。不过从已有客户来看,完全可定制化的需求可能更适合那些打造高端处理器芯片的厂商,毕竟每一条定制化需求也意味着更高的成本。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
RISC-V
+关注
关注
49文章
2996浏览量
53735
发布评论请先 登录
相关推荐
热点推荐
直播预告|玄铁 x Canonical:从本地推理到 AI 工厂,基于 RISC-V 的 AI 基础设施创新路径探讨
大模型浪潮下,AI 算力正向“本地推理”与“AI 工厂”两极延伸,而传统架构在低延迟与规模化之间往往顾此失彼。RISC-V 的可定制特性,提供了一条新路径——端侧精简高效,云侧通过众核与矩阵增强向上
发表于 05-15 12:15
芯片设计,RISC-V正成为首选
RISC-V已成为未来芯片路线规划中的战略级组成部分。在近期由Andes举办的RISC-VNow大会上,AionSilicon的演讲明确传递了一个观点:RISC-V已不再是新兴备选架构
RISC-V vs ARM:为什么工业与边缘计算仍然选择 ARM 架构?
在芯片架构讨论中,RISC-V 和 ARM 的对比,已经从“技术选型”升级为“路线之争”。 一边是 RISC-V :开源、免授权、可定制、不受单一厂商控制;另一边是 ARM :成熟、稳定、生态
新思科技ARC-V处理器驱动RISC-V市场无限机遇
从 2010 年美国加州大学伯克利分校的教授与他的研究生团队耗时三个月完成 RISC-V 指令集的开发工作,到 2015 年,RISC-V 在学术界声名鹊起,再到 2025 年成为主流架构之一
重磅合作!Quintauris 联手 SiFive,加速 RISC-V 在嵌入式与 AI 领域落地
SoC 开发流程,帮开发者省时间;
优化下一代 RISC-V 设计的性能和能效,进一步拉高性能上限;
把 RISC-V 打造成能和传统专有处理器架构抗衡的方案,毕竟 RISC-V 的灵活性、
发表于 12-18 12:01
新思科技全栈工具链助力RISC-V设计高效进阶
在RISC-V 架构席卷全球的当下,新思科技(Synopsys)通过在整个硅生命周期开发工具、验证平台与定制 IP 方面的深厚积累,成为 RISC-V 生态中最为关键的“隐形推手”,在
探索RISC-V在机器人领域的潜力
的硬件配置给人留下了深刻的第一印象:
• 核心处理器: 搭载了进迭时空的K1系列高性能RISC-V处理器,具备强大的通用计算能力和AI加速特性。
• 内存与存储: 板载LPDDR4内存和eMMC
发表于 12-03 14:40
2025 RISC-V产业发展大会 | 赛昉科技全景展示规模化商用成果
2025年11月24日,RISC-V产业发展大会在珠海开幕。赛昉科技以“推动RISC-V规模化商用”为核心主题,重点展示了面向数据中心、边缘计算及智能终端的
提高RISC-V在Drystone测试中得分的方法
Drystone 是一种常用的计算机性能基准测试,主要用来测量整数(非浮点)计算性能。
影响 RISC-V 在 Drystone 测试中得分的因素主要有以下几个:
处理器核心设计:处理器核心
发表于 10-21 13:58
【飞凌T527N开发板试用】异构RISC-V核心使用体验
全志T527的最大创新和亮点就在于其 “ARM + 异构RISC-V” 的芯片设计理念。
简单来说, 全志T527内置的阿里平头哥E907 RISC-V
发表于 08-19 21:45
RISC-V 手册
年提出。其核心理念是开放性与模块化设计,与x86(CISC)和ARM(RISC)形成差异化竞争,现已成为全球芯片创新的重要驱动力135。核心
发表于 07-28 16:27
•11次下载
RISC-V 发展现状及未来发展重点
的 RISC-V 正被行业内更多人认可,未来有望成为最主流的指令集架构(ISA),且其在不同领域成为主流的时间存在差
发表于 07-17 12:20
•5311次阅读
Tenstorrent 首席架构师:未来 RISC-V 会是计算机的主流
强,适合定制化需求等。在 7 月 17 日第五届(2025)RISC-V 中国峰会的主论坛上,Tenstorrent 首席架构师 Wei-Han Lien 表示,Tenstorrent
发表于 07-17 11:26
•1582次阅读
RISC-V和ARM有何区别?
在微处理器架构领域,ARM与RISC-V是两个备受关注的体系。ZLG致远电子在推出ARM核心版后,又推出了基于RISC-V的MR6450核心版,这引发了人们对这两种架构差异的深入探讨。
全定制化的RISC-V核心会成为主流需求吗?
评论