0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

芯片测试及测试方法有哪些?

凯智通888 来源:凯智通888 作者:凯智通888 2023-05-22 08:58 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

芯片从设计到成品有几个重要环节,分别是设计->流片->封装->测试,但芯片成本构成的比例确大不相同,一般为人力成本20%,流片40%,封装35%,测试5%。测试是芯片各个环节中最“便宜”的一步,但测试是产品质量最后一关,若没有良好的测试,产品PPM过高,退回或者赔偿都远远不是5%的成本能代表的。

芯片需要做哪些测试呢?

主要分三大类:芯片功能测试、性能测试、可靠性测试,芯片产品要上市三大测试缺一不可。

要实现这些测试,我们有哪些测试方法呢?

测试方法:板级测试、晶圆CP测试、封装后成品FT测试、系统级SLT测试、可靠性测试,多策并举。

板级测试,主要应用于功能测试,使用PCB板+芯片搭建一个“模拟”的芯片工作环境,把芯片的接口都引出,检测芯片的功能,或者在各种严苛环境下看芯片能否正常工作。

晶圆CP测试,常应用于功能测试与性能测试中,了解芯片功能是否正常,以及筛掉芯片晶圆中的故障芯片。CP就是用探针来扎Wafer上的芯片,把各类信号输入进芯片,把芯片输出响应抓取并进行比较和计算。

封装后成品FT测试,常应用与功能测试、性能测试和可靠性测试中,检查芯片功能是否正常,以及封装过程中是否有缺陷产生。

系统级SLT测试,常应用于功能测试、性能测试和可靠性测试中,常常作为成品FT测试的补充而存在,就是在一个系统环境下进行测试,把芯片放到它正常工作的环境中运行功能来检测其好坏,缺点是只能覆盖一部分的功能,覆盖率较低所以一般是FT的补充手段。

可靠性测试,主要就是针对芯片施加各种苛刻环境,ESD静电,就是模拟人体或者模拟工业体去给芯片加瞬间大电压。HAST测试芯片封装的耐湿能力,待测产品被置于严苛的温度、湿度及压力下测试,湿气是否会沿者胶体或胶体与导线架之接口渗入封装体从而损坏芯片。

成都中冷低温的高低温冲击设备TS-760提供老化测试、特性分析、高低温温变测试、温度冲击测试、失效分析等可靠性试验,用于芯片、微电子器件、集成电路 (SOC、FPGA、PLD、MCUADC/DACDSP等) 、闪存Flash、UFS、eMMC 、PCBs、MCMs、MEMSIGBT传感器、小型模块组件等电子元器件/模块冷热测试。温度转换从-55℃到+125℃之间转换约10秒 ; 经长期的多工况验证,满足各类生产环境和工程环境的要求。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    463

    文章

    56072

    浏览量

    480294
  • 芯片测试
    +关注

    关注

    6

    文章

    212

    浏览量

    21344
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    耐压测试和压力脉冲测试什么区别?为什么两种测试不能相互替代?

    耐压测试与压力脉冲测试都是承压零部件可靠性验证中的重要测试方法,但两者关注的问题并不相同。耐压测试主要验证产品在规定静态压力下的承压能力和密
    的头像 发表于 07-24 15:32 329次阅读
    耐压<b class='flag-5'>测试</b>和压力脉冲<b class='flag-5'>测试</b><b class='flag-5'>有</b>什么区别?为什么两种<b class='flag-5'>测试</b>不能相互替代?

    怎么选芯片测试老化座的方法

    在半导体测试中,老化测试(Burn-in Test)目的是通过加速应力,预测产品的正常使用寿命并提前剔除存在潜在缺陷的芯片。而老化座(Burn-in Socket)作为连接芯片
    的头像 发表于 06-30 14:54 357次阅读
    怎么选<b class='flag-5'>芯片</b><b class='flag-5'>测试</b>老化座的<b class='flag-5'>方法</b>

    芯片测试不是跑得越慢越稳:测试时间优化的5个方法

    一颗芯片测试时间,直接决定了每小时能测多少颗。测试时间越长,成本越高。到了量产阶段,每缩短1秒,乘以年产量,就是一笔可观的节省。但优化测试时间不能牺牲
    的头像 发表于 05-15 10:04 622次阅读
    <b class='flag-5'>芯片</b><b class='flag-5'>测试</b>不是跑得越慢越稳:<b class='flag-5'>测试</b>时间优化的5个<b class='flag-5'>方法</b>

    航空电子设备覆冰测试哪些方法?需要用到哪些设备?怎么测试

    航空电子设备覆冰测试是一种在实验室或特定环境中模拟航空电子设备在覆冰条件下的运行状态的测试方法。这种测试的目的是评估航空电子设备在遭受冰雪覆盖时的性能表现,确保其能够在极端天气条件下正
    的头像 发表于 04-16 15:18 490次阅读
    航空电子设备覆冰<b class='flag-5'>测试</b><b class='flag-5'>有</b>哪些<b class='flag-5'>方法</b>?需要用到哪些设备?怎么<b class='flag-5'>测试</b>?

    COB元器件推拉力测试怎么做?推拉力测试机选型指南+实测演示

    COB元器件质量检测,同时详细讲解测试参数设置和数据分析方法,为同样需求的朋友提供参考。 图片源自网络 一、测试原理 推力测试原理:将推刀
    的头像 发表于 04-10 10:00 553次阅读
    COB元器件推拉力<b class='flag-5'>测试</b>怎么做?推拉力<b class='flag-5'>测试</b>机选型指南+实测演示

    超全的芯片测试原理讲解

    芯片测试的同学经常会涉及到Continuity测试、Leakage测试、GPIOdrivecapability测试、GPIOpullup/
    的头像 发表于 02-13 10:01 1041次阅读
    超全的<b class='flag-5'>芯片</b><b class='flag-5'>测试</b>原理讲解

    芯片CP测试与FT测试的区别,半导体测试工程师必须知道

    本文聚焦芯片CP 测试与FT 测试的核心区别,助力半导体测试工程师厘清二者差异。CP 测试是封装前的晶圆裸晶集体初筛,借助探针卡接触焊垫,聚
    的头像 发表于 01-26 11:13 1942次阅读

    电源模块纹波测试方法解析说明(手动测试+自动测试

    DCDC 电源模块的纹波是输出电压中叠加的交流成分,其幅值过大会干扰下游电路(如芯片、传感器)的正常工作,甚至导致系统稳定性下降。因此,纹波测试是电源模块研发、生产及选型验证中的核心环节。以下结合
    的头像 发表于 01-09 15:24 3995次阅读
    电源模块纹波<b class='flag-5'>测试</b><b class='flag-5'>方法</b>解析说明(手动<b class='flag-5'>测试</b>+自动<b class='flag-5'>测试</b>)

    芯片ATE测试详解:揭秘芯片测试机台的工作流程

    ATE(自动测试设备)是芯片出厂前的关键“守门人”,负责筛选合格品。其工作流程分为测试程序生成载入、参数测量与功能测试(含直流、交流参数及功能测试
    的头像 发表于 01-04 11:14 4612次阅读
    <b class='flag-5'>芯片</b>ATE<b class='flag-5'>测试</b>详解:揭秘<b class='flag-5'>芯片</b><b class='flag-5'>测试</b>机台的工作流程

    哪些方法可以排除电磁干扰对测试结果的影响?

    排除电磁干扰对测试结果的影响,核心是 **“隔离干扰源→切断耦合路径→强化抗干扰能力→数据校验过滤”** 的全流程防护,结合电能质量监测装置的测试场景(如温度补偿效果验证、精度校准),具体方法如下
    的头像 发表于 11-06 15:30 2790次阅读

    PCBA应力测试方法原理和应变片怎么粘贴

    )或内聚失效(承垫坑裂)和封装基板开裂。经证实,运用PCB应变测量来控制印制板失效是有利的,而且能作为一种识别和改进生产操作(造成互连损伤的高风险)的方法也被逐渐的认可。 二、PCBA应力测试原理 根据电阻片阻值的变化来量化机
    的头像 发表于 11-05 17:04 1832次阅读
    PCBA应力<b class='flag-5'>测试</b><b class='flag-5'>方法</b>原理和应变片怎么粘贴

    开关电源测试流程方法合集

    开关电源作为电子行业中最为常见的电源类型,其应用领域十分广泛,作为电源模块测试系统的专业供应商,纳米软件接触的用户中,很大一部的客户需要我们为其提供开关电源的测试流程和方法,作为其自
    的头像 发表于 10-31 09:36 2480次阅读
    开关电源<b class='flag-5'>测试</b>流程<b class='flag-5'>方法</b>合集

    开关电源哪些测试流程和方法

    开关电源作为电子行业中应用最为广泛的电源模块,其测试流程和方法需遵循 “从基础功能到复杂性能、从静态特性到动态可靠性” 的逻辑流程。具体的测试工程通常分为设计验证测试、生产
    的头像 发表于 10-28 17:47 2166次阅读
    开关电源<b class='flag-5'>有</b>哪些<b class='flag-5'>测试</b>流程和<b class='flag-5'>方法</b>?

    基于JEDEC标准的闩锁效应测试方法

    作为半导体器件的潜在致命隐患,Latch Up(闩锁效应)一直是电子行业可靠性测试的重点。今天,SGS带你深入揭秘这个“隐形杀手”,并详解国际权威标准JEDEC JESD78F.02如何通过科学的测试方法,为
    的头像 发表于 10-22 16:58 3519次阅读
    基于JEDEC标准的闩锁效应<b class='flag-5'>测试</b><b class='flag-5'>方法</b>

    新思科技测试IO方案加速HPC和AI芯片量产

    为实现更高性能目标,AI与HPC芯片设计正加速向芯粒架构演进。但是传统单片机SOC已经很难在尺寸上继续扩张,异构集成已成为推动半导体创新的核心动力。然而,它也增加了芯片设计的复杂性,需要更先进的测试
    的头像 发表于 10-15 11:33 1119次阅读
    新思科技<b class='flag-5'>测试</b>IO方案加速HPC和AI<b class='flag-5'>芯片</b>量产