0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

VIP也分高低?

痞子衡嵌入式 来源:恩智浦MCU加油站 作者:恩智浦MCU加油站 2023-04-06 11:16 次阅读

前面小编对纯软件性能分析的理论与实践的分享,希望给大家找到了豪华待遇的感觉。当然了,自己当土豪爽一下也就过去了,但是性能的问题还摆在那里等待解决,接下来怎么办呢?

改善性能可以改进代码的写法或算法,这就要结合实际问题,各显神通了。但毕竟大牛人是来仰望的,咱们还需要更加立竿见影的招数,那就是给CPU占用最大的一些函数提供VIP的待遇,把它们放在VIP区中——执行性能更高的存储器。

以前介绍性能分析时曾提到,VIP区其实也是分等级的。不同的单片机,在存储器的设计,总线连接方式,访问控制策略都各有特色,对性能的影响也不一而足。嵌入式IoT的开发,处处彰显出碎片化和粉末化的特色,这可让人怎么整?

幸好,即使世界这么纷纷扰扰,还是有大类可循的。小编也试着结合NXPLPC54000系列和i.MX RT1050系列,给各类VIP区分了5类VIP特权等级。

VIP:C级(小V)

这主要是针对外置QSPI Flash的升级。

对于LPC540xx和LPC18x0/43x0系列,它们没有内置Flash。如果跑不动了,可以考虑升级到其对应的有内置Flash的pin2pin型号,比如LPC546xx,LPC18xx/43xx(尾号非0)。内置Flash跑血常规(CoreMark)的性能一般在外置QSPI的1.5倍以上,对于查表较多的程序甚至在数倍以上。内部Flash的带宽往往在128位甚至256位,还带有专用于加速循环结构的特制小cache,执行程序的性能还是很棒的。

为了呈现更高的性价比,i.MX RT系列全部没有内置Flash。不过,i.MX RT的FlexSPI支持高性能的DDR模式、双Flash交火、以及8线Flash模式。就拿EVK上的hyper flash为例,可高达332MB/s,而一般的QSPI Flash通常不过60MB/s。此外,i.MX RT的SEMC对于从SDRAM执行代码的性能也比较给力,如果系统中存在SDRAM,也可以使一些数据表和代码放在SDRAM中。

VIP:B级(中V)

各型Flash和SDRAM对于小循环体的性能尽管还可以,但是当程序跳转不规则,或者顺序结构较长时,以及数据访问随机性强时,性能的表现就变得很不均匀,让人有“虽然我表达不了太多的爱,唯有好多眼泪流出来”的感觉。

这个时候,可以使用单片机片上的系统RAM。对于LPC54系列的Cortex-M4/M0+单片机,可以放在内存地址为0x2000-0000开头的RAM中,对于i.MX RT系列则是地址为0x2020-0000的OCRAM中。这些RAM的工作频率和随机访问性能比Flash好得很多。但是因为在这个地址范围使用的AHB (LPC)或AXI (i.MX RT)系统总线的启动时序开销大,总线往往又比较忙,还要和诸多带DMA的总线主机抢带宽,性能加速可能得不到保证,因此充其量也就算是中V级吧。

VIP:A级(大V)

和中V级相比,大V的待遇就更好了,有了专属的紧密耦合RAM区。

以LPC5411x为例,它有32KB的”SRAMX”,这块SRAMX和192KB的全部容量相比只占1/6,但绝对配得上大V的待遇。它直接连接到Cortex-M4的I-Code和D-Code总线上。这两条总线也是“特供”于快速代码执行的绿色通道,其它总线主设备是没资格用的。

再看i.MX RT,它的Cortex-M7内核更是有过之而无不及,把I-Code和D-Code升级到64位的ITCM(指令紧密耦合存储器)和DTCM(数据紧密耦合存储器),并且片上的512KB内存可以自由分割,全部配置成ITCM和DTCM也可以。那没有了其它RAM,外设要访问怎么办呢?Cortex-M7留了个小后门——AHB-Slave给其它DMA主机访问TCM,当然是看M7脸色行事。

总之,大V待遇对于大多数程序代码已经相当有面儿了,性能提升也是杠杠的!

VIP:S级(超V)

啥,还有超V级?难道还有比TCM更快的,莫非小编你疯到想把R0-R14也给卖了?

倒也不是,超V级其实可以看作是上述VIP的组合,给最关键的模块提供服务,占用多块RAM。比如一个压缩jpeg的模块,它既有代码又有只读数据。如果把代码与只读数据全放在一块RAM,就不能发挥M4/M7双总线的优势,比如没法取指令的同时访问数据。小编于是把代码放ITCM,只读数据放DTCM,相当于它自己左手一个右手一个拥抱了整个芯片中性能最强的两块RAM,让600MHz的M7火力全开,跑到QVGA分辨率下60帧每秒以上的图片压缩性能。

VIP:PS级(公共超V)

(仅适用于Cortex-M7)

在Cortex-M7内核的i.MX RT系列中,支持指令高速缓存(I-Cache)和数据高速缓存(D-Cache),各有32KB。这两个Cache的性能完全是TCM级别的。这是一项超V级水准的平民福利,献给全部没有享受到大V和超V待遇的代码和数据,就称作公共超V级吧。

有趣的是,它是全自动的——不管是什么代码和数据,上镜率越高,就越有机会多享受超V级待遇。但若是如果什么时候起受冷落了,就最终会被扫出门。

打个不严谨的比方,这就好比假设高铁中以商务座的标准建餐车,即使没买一等座和商务座,只要抢到了餐车座席吃饭,吃饭期间也享受商务座待遇。只不过,若是吃完饭想再歇会,又没空位子了,那就祈祷别人不要来吃饭吧,否则就会被赶走。

因此,这项复用型超V待遇是按需分配的。值得注意的是,在替换cache内容时会花时间,既对确定性产生影响,也降低平均性能。所以虽然比超V级弱一点,但它把福利普照给公众,这是前面任何VIP特权也提供不了的。


审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 嵌入式
    +关注

    关注

    4982

    文章

    18285

    浏览量

    288479
  • FlaSh
    +关注

    关注

    10

    文章

    1551

    浏览量

    146649
  • 存储器
    +关注

    关注

    38

    文章

    7150

    浏览量

    161998
  • QSPI
    +关注

    关注

    0

    文章

    38

    浏览量

    11961

原文标题:VIP也分高低——存储器对执行性能的影响

文章出处:【微信号:pzh_mcu,微信公众号:痞子衡嵌入式】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    维信诺ViP AMOLED产品特点

    维信诺ViP AMOLED量产项目首片模组成功点亮。这标志着ViP技术量产工艺全线跑通,完成了向大规模量产的关键一跃。
    发表于 12-29 14:57 217次阅读
    维信诺<b class='flag-5'>ViP</b> AMOLED产品特点

    ViP AMOLED产品特点详解

    ViP技术是维信诺全球首发的无金属掩模版RGB自对位像素化技术,全称维信诺智能像素化技术(Visionox intelligent Pixelization,ViP),该技术可以显著提高AMOLED
    的头像 发表于 12-18 16:05 502次阅读
    <b class='flag-5'>ViP</b> AMOLED产品特点详解

    维信诺ViP AMOLED量产项目首片模组成功点亮

    12月15日,维信诺ViP AMOLED量产项目首片模组成功点亮。这标志着ViP技术量产工艺全线跑通,完成了向大规模量产的关键一跃。
    的头像 发表于 12-15 16:36 729次阅读

    看华为高品质万兆园区网络如何让VIP体验“固若金汤”

    上期文章《看华为高品质万兆园区网络如何对音视频业务“望闻问切”》中,我们详细阐述了华为园区网络如何为音视频业务带来优质体验。本期,我们将继续阐述华为园区网络如何保障VIP用户的用网体验,以及
    的头像 发表于 12-01 18:10 235次阅读
    看华为高品质万兆园区网络如何让<b class='flag-5'>VIP</b>体验“固若金汤”

    高低温冲击试验箱和高低温环境试验箱有何区别?

    高低温环境试验箱和高低温冲击试验箱的区别
    的头像 发表于 11-21 08:43 293次阅读
    <b class='flag-5'>高低</b>温冲击试验箱和<b class='flag-5'>高低</b>温环境试验箱有何区别?

    AXI VIP当作master时如何使用

    AXI VIP当作master时如何使用。   新建Vivado工程,并新建block design,命名为:axi_demo 新建axi vip,参数设置如下,第一个参数设置为Master,其他都保持
    的头像 发表于 07-27 09:19 686次阅读
    AXI <b class='flag-5'>VIP</b>当作master时如何使用

    AXI VIP当作master时如何使用?

     AXI接口虽然经常使用,很多同学可能并不清楚Vivado里面也集成了AXI的Verification IP,可以当做AXI的master、pass through和slave,本次内容我们看下AXI VIP当作master时如何使用。
    的头像 发表于 07-27 09:16 942次阅读
    AXI <b class='flag-5'>VIP</b>当作master时如何使用?

    980建立的虚拟串口,PID/VIP如何修改?

    Linux 通过 gadget 建立的虚拟串口,其PID/VIP 为0xA4A7/0x0525,如果修改?
    发表于 06-26 08:00

    参数化接口和可重用VIP:第三部分

    在本系列的第一部分中,介绍了SystemVerilog接口的基本概念,并描述了这些接口的参数化给测试平台代码带来的问题。在第二部分中,描述了使用访问器类来保护VIP代码免受参数化影响的方法
    的头像 发表于 05-29 10:32 462次阅读

    DDR VIP模型的无缝快速初始化

    DDR 验证是任何 SoC 中最关键和最复杂的任务之一,因为它涉及位于 DUT 内部的控制器和位于板载 DUT 外部的外部 DDR 存储器。在这里,我们将讨论 DDR VIP 模型的快速初始化。
    的头像 发表于 05-29 09:10 882次阅读
    DDR <b class='flag-5'>VIP</b>模型的无缝快速初始化

    跳过DDR VIP模型的初始化

    使用 Synopsys 内存 VIP 的 Skip 初始化功能可确保模型处于空闲状态,从而绕过重置过程的要求。在该状态下,VIP 已准备好接受 REF、MRS 和 ACT 等命令。允许的命令如图
    的头像 发表于 05-26 18:02 1084次阅读
    跳过DDR <b class='flag-5'>VIP</b>模型的初始化

    NVMe VIP架构:主机功能

    NVMe VIP 提供了一组功能来帮助测试。其中包括随机化、功能窥探、简化的 PRP 和数据缓冲区处理、内存屏蔽和内置记分板。我们将依次通过另一个示例来查看其中的每一个。
    的头像 发表于 05-26 16:54 523次阅读
    NVMe <b class='flag-5'>VIP</b>架构:主机功能

    NVMe VIP:验证功能

    我用一个或多或少完整的NVMe VIP测试用例示例结束了我的上一篇博客文章,试图展示从基本设置到执行NVM写入然后读取的所有内容。我们将在这里稍微改变一下,从 NVMe 命令转移到一些可用于协助您测试的 VIP 功能。
    的头像 发表于 05-26 16:36 668次阅读
    NVMe <b class='flag-5'>VIP</b>:验证功能

    覆盖模型 – 填补内存VIP的漏洞

    Synopsys 内存模型 (VIP) 具有内置的验证计划、功能和定时覆盖模型,可加速覆盖收敛。提供覆盖模型是为了帮助跨配置设置、模式寄存器设置、功能和时序参数的多种组合运行完整的验证方案。
    的头像 发表于 05-25 16:19 522次阅读
    覆盖模型 – 填补内存<b class='flag-5'>VIP</b>的漏洞

    开始使用AXI VIP,对UVM有一些基本的了解

    Synopsys 的 VIP 以 SystemVerilog 包的形式提供。这些包为 VIP 定义唯一的命名空间,但为了使 VIP 更易于使用,可以将 VIP 命名空间导入到全局命名空
    的头像 发表于 05-25 14:44 4773次阅读