是什么推动了Multi-Die系统的发展?由于AI、超大规模数据中心、自动驾驶汽车等应用的高速发展,单片片上系统(SoC)已经不足以满足人们对芯片的需求了。Multi-Die系统是在单个封装中集成了多个裸片或小芯片(chiplets),因此系统规模十分庞大和复杂,但对于解决不断趋近极限的摩尔定律和系统复杂性挑战而言,Multi-Die无疑是非常不错的方案。
Multi-Die系统内部各组件之间相互依赖,虽然在流片之前的步骤与SoC相似,但若想实现出色的PPA,就必须从概念到生产进行全局性的开发,从非常全面的角度完成整个过程。
- 如何才能确保Multi-Die系统按预期运行?
- 如何高效地完成相关工作?
- 从系统角度看,从设计探索到现场监测,需要考虑的关键步骤都有哪些?
今天就与各位开发者一起讨论下这几个问题。
适用于单片片上系统的技术未必适合Multi-Die系统架构。幸运的是,支持Multi-Die系统的生态系统正在迅速走向成熟,为设计团队提供了各种工具来实现这些系统具备的优势:
-
以经济高效的方式更快地扩展系统功能
-
降低风险并缩短上市时间
-
降低系统功耗并提高吞吐量
-
快速打造新的产品型号
一是分解法,即将一个大芯片分解成几个小芯片,与单个大芯片相比,这样可以提高系统良率并降低成本。这种方法适用于异构和同构设计。 二是将不同工艺的裸片进行组装,以达到优化系统功能和性能的目的。这类系统可能包含分别用于数字计算、模拟、存储和光学计算的裸片,并且每个裸片各自采用适合其目标功能的工艺技术。从长远来看,与大型单片片上系统相比,包含多个小裸片的设计能够显著提高制造良率。 硅中介层、重布线层(RDL)和混合键合封装等先进封装技术的出现为Multi-Die系统的发展铺平了道路。各项行业标准也在保障质量、一致性和互操作性方面发挥着重要作用,例如适用于高密度内存的HBM3和适用于安全Die-to-Die连接的UCIe。 Multi-Die系统的设计和验证流程也是一个挑战。在2D设计领域,团队通常只要完成自己的部分,然后将成果交给下一个团队即可。对于Multi-Die系统,团队需要一起应对各项挑战,合作分析功耗、信号完整性、邻近效应和散热等参数的相互影响。 不仅Multi-Die系统设计过程中需要全面考量整个过程,EDA公司在开发工具流程时也需要全面地思考。一个可扩展、可靠且全面的统一Multi-Die系统解决方案可以提高生产力,同时助力团队实现PPA目标并及时上市。 点击阅读原文,下载白皮书《Multi-Die系统如何推动电子设计变革:一种全面的异构晶粒集成方法》,进一步了解如何从Multi-Die系统的角度来阐述架构探索、系统实现、Die-to-Die连接、软件开发、验证、签核、芯片生命周期管理和测试等步骤。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
新思科技
+关注
关注
5文章
716浏览量
50066
原文标题:芯片革命:Multi-Die系统引领电子设计进阶之路
文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
芯砺智能Chiplet Die-to-Die互连IP芯片成功回片
芯砺智能近日宣布,其全自研的Chiplet Die-to-Die互连IP(CL-Link)芯片一次性流片成功并顺利点亮。这一重大突破标志着芯砺智能在异构集成芯片领域取得了领先地位,为人工智能时代的算力基础设施建设提供了更加多元灵
芯片开发者的生产力该如何提升
2023年,电子行业取得了多项关键成果:芯片设计的创新范围进一步扩大,再创业界新高;不同行业对芯片的需求日趋多样化,相应的设计和验证过程也随之更加错综复杂;Multi-Die解决方案的
从数月到几小时,这枚Multi-Die系统芯片是如何快速交付的?
软件已成为当今电子系统中不可或缺的组成部分。从虚拟现实(VR)头显,到高等级自动驾驶汽车,这些由软件驱动的系统都依赖于精密的复杂算法,才能让从元宇宙沉浸式体验到高级驾驶辅助系统等功能得以实现。
Multi-Die系统验证很难吗?Multi-Die系统验证的三大挑战
在当今时代,摩尔定律带来的收益正在不断放缓,而Multi-Die系统提供了一种途径,通过在单个封装中集成多个异构裸片(小芯片),能够为计算密集型应用降低功耗并提高性能。
Multi-Die系统,掀起新一轮技术革命!
利用Multi-Die系统能实现异构集成,并且利用较小Chiplet实现更高良率,更小的外形尺寸和紧凑的封装,降低系统的功耗和成本。Ansys半导体产品研发主管Murat Becer指出:“3DIC正在经历爆炸性增长,我们预计今
Chiplet需求飙升 为何chiplet产能无法迅速提高?
制造2D和2.5D multi-die的技术已存在了近十年。然而,在Generative AI时代来临之前,chiplet的需求一直萎靡不振
VCS:助力英伟达开启Multi-Die系统仿真二倍速
但是,Multi-Die系统开发本身也有挑战,验证方面尤其困难重重。验证过程必须非常详尽,才能发现严重错误并实现高性能设计。因此,2.5D或3D芯片技术对验证过程的影响可能超乎人们的想象。
如何成功实现Multi-Die系统的方法学和技术
Multi-Die系统的基础构建,亦是如此,全部都需要细致入微的架构规划。 对于复杂的Multi-Die系统而言,从最初就将架构设计得尽可能正确尤为关键。
设计更简单,运行更稳健,UCIe标准如何“拿捏”Multi-Die系统?
如今,从数据中心到边缘层,再到万物智能网络的深处,先进的Multi-Die系统实现了前所未有的性能水平。Multi-Die系统不是通用的单体架构芯片
爱“拼”才会赢:Multi-Die如何引领后摩尔时代的创新?
摩尔定律逼近极限,传统的单片半导体器件已不再能够满足某些计算密集型、工作负载重的应用程序的性能或功能需求。如何进一步有效提高芯片性能同时把成本控制在设计公司可承受的范围内,成为了半导体产业链一致的难题。 对此,新思科
Multi-Die系统设计里程碑:UCIe PHY IP在台积公司N3E工艺上成功流片
Express (UCIe) PHY IP流片。UCIe IP是Multi-Die系统的一个关键组成部分,它使开发者能够在封装中实现安全和鲁棒的Die-to-Die连接,并提供高带宽、低功耗和低延迟
评论