0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

一文详解锁存器

CHANBAEK 来源:IOput 作者:Bruno 2023-03-16 15:41 次阅读

锁存器

存储电路由存储器件组成,能存储一位二值信号的器件称为存储单元电路,存储单元电路大多是双稳态电路。

双稳态电路特点:

①具有两个稳定状态,用0 和1表示,在无外信号作用时,电路长期处于某个稳定状态,这两个稳定状态可用来表示一位二进制代码。

②它有一个或多个输入端,在 外加信号激励下,可使电路从一个状态转换成另一个状态。

两类存储单元电路 :

(1) 锁存器 (2) 触发器

锁存器: 直接由激励信号控制电路状态的存储单元.

触发器: 除激励信号外,还包含一个称为时钟的控制信号输入端. 激励信号和时钟一起控制电路的状态.

锁存器和触发器工作波形示意图:

wKgZomQSx-6AU9K-AABWOvcwr-w837.jpg

普通锁存器

1. RS 锁存器的电路结构及逻辑符号

wKgaomQSx-6AQVTRAABVeboJANI356.jpg

两个输入端(激励端):

SD :置位端(置1端);

RD :复位端(置0端);

定义:

wKgZomQSx-6AQic9AABG_B_oz8U334.jpg

2. RS 锁存器的逻辑功能分析

设: 电路的原状态表示为Q^n,新状态表示为Q^n+1.

① SD=0; RD=0 (无激励信号),有下列两种情况:

wKgaomQSx-6AUij-AABvhNLvu7U898.jpg

② SD=0; RD=1 (置0信号有效):

wKgZomQSx-6AHXarAABCf5L1pwI851.jpg

③ SD=1; RD=0 (置1信号有效):

wKgaomQSx-6AYCrjAABAiic-3GI488.jpg

④ SD=1; RD=1 (置0、置1同时信号有效):

wKgaomQSx-6AB5jsAABgQK-MVqw345.jpg

一般情况下,SD=RD=1应禁止使用。

RS锁存器的约束条件:

wKgaomQSx-6ASORiAAANAelLpzw508.jpg

由与非门构成的RS锁存器:

wKgaomQSx--AJ_V5AABfYWI1ZRY044.jpg

3 RS锁存器的功能描述

① 特性表

wKgaomQSx--ANL0eAACDuHO_0T4961.jpg

② 特性方程

wKgZomQSx--AVSSfAAAr6mtS9QA214.jpg

(3)状态图

wKgZomQSx-6APF1aAAB_iJtifwE514.jpg

(4) RS锁存器工作波形图

(初态假设为0)

wKgaomQSx-6AWF_eAABpul8fo4g583.jpg

4. RS 锁存器的 VHDL 描述

wKgaomQSx-6ALR_oAAB05XcQAu4491.jpg

门控锁存器

1. 门控RS锁存器

在RS锁存器的基础上, 加控制信号,使锁存器状态转换的时间,受控制信号的控制.

(1)门控 RS 锁存器的电路结构及逻辑符号

wKgZomQSx-6AWmbdAABXrCMLTzs019.jpg

(2)门控 RS 锁存器的逻辑功能分析

wKgZomQSx-6AAnboAAAc6hKs_18196.jpg

当C=1时:门控RS锁存器功能和RS锁存器完全相同;

当C=0时:RD=SD=0,锁存器状态保持不变.

(3)门控 RS 锁存器的逻辑功能描述

1) 门控RS锁存器特性方程:

wKgZomQSx--ADMuWAAA-ziF8Jl8085.jpg

2) 门控RS锁存器特性表:

wKgZomQSx-6AVa2gAAB2scyWUdo701.jpg

3) 门控RS锁存器工作波形图:

wKgaomQSx-6APh-aAAAl6U-jfYQ109.jpg

2. 门控 D 锁存器

能将呈现在激励输入端的单路数据D存入交叉耦合结构的锁存器单元中.

(1)门控 D 锁存器的电路结构及逻辑符号

wKgZomQSx--ANLUhAABXp37oPAE484.jpg

(2)门控 D 锁存器的逻辑功能分析

wKgaomQSx-6ATIaIAABHzH7mqEk480.jpg

wKgZomQSx-6ANvyVAABALcfcyf4338.jpg

(3)门控 D 锁存器的逻辑功能描述

1)D锁存器特性方程:

wKgZomQSx-6AR1RrAAANIEwfNv0374.jpg

2)D锁存器特性表:

wKgZomQSx-6AAxyhAAAluWdL4Vg268.jpg

3)状态图:

wKgaomQSx--AXnWdAABIVUcMf3w275.jpg

4)D锁存器工作波形图: (假设初态为0)

wKgZomQSx--ALC6qAAA_ePlHCWo771.jpg

(4)门控 D 锁存器的 VHDL 描述

wKgZomQSx--AHvAyAACLgE4I85c341.jpg

wKgaomQSx--AKsEUAABea1DM-Vs006.jpg

部分常用集成锁存器

wKgaomQSx--AICMGAACIlMxN0QM417.jpg

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 存储单元
    +关注

    关注

    1

    文章

    53

    浏览量

    16073
  • 控制电路
    +关注

    关注

    81

    文章

    1609

    浏览量

    134919
  • 信号
    +关注

    关注

    11

    文章

    2639

    浏览量

    75388
  • 锁存器
    +关注

    关注

    8

    文章

    744

    浏览量

    41037
  • 触发器
    +关注

    关注

    14

    文章

    1677

    浏览量

    60404
收藏 人收藏

    评论

    相关推荐

    的工作原理

    的处理时间,消耗了处理的处理能力,还浪费了处理的功耗。 锁的使用可以大大的缓解处理在这方面的压力。当处理
    发表于 03-26 20:41

    NE555中资料详解

    NE555中资料详解
    发表于 08-20 13:49

    NE555中资料详解

    NE555中资料详解
    发表于 08-21 09:27

    NE555中资料详解

    NE555中资料详解
    发表于 11-23 22:08

    的作用

    数码管的动态显示截取了部分程序,使用了74hc573锁,但是我觉得去掉锁程序照样可以执行,那么这里使用锁
    发表于 03-11 16:59

    iphone解锁程序

    `iphone解锁程序详解`
    发表于 12-05 17:57

    FAT32件系统详解

    FAT32件系统详解
    发表于 08-17 12:34

    51内核迪串口屏模拟手势解锁功能(九宫格&滑动)

    `用DGUS II(迪屏)模拟手势解锁功能,其中包括九宫格和滑动解锁,详细说明和文档如下:、 、效果展示 效果展示1:九宫格解锁 产品型
    发表于 10-31 10:51

    的缺点和优点

    数据输入发生变化。锁不同于触发,它不在锁数据时,输出端的信号随输入信号变化,就像信号通过个缓冲
    发表于 04-23 03:35

    Altium19在进行PCB设计时,板上的元器件全部被锁定,怎么解锁

    上千个元器件,我们还一个一解锁,那不是好繁琐。所以,我们就以AD19来讲解下这个解决办法的操作。1. 首先,在过滤器中,只打开元器件:(图文详解见附件)
    发表于 11-27 11:31

    的相关资料分享

    前言在学习了基本锁原理后,剩下就是对各个外设以及对单片机寄存的相关学习,如果没有看过之前对锁原理的讲解的同学,可以回看
    发表于 12-03 08:05

    的作用是什么?

    数码管的动态显示截取了部分程序,使用了74hc573锁,但是我觉得去掉锁程序照样可以执行,那么这里使用锁
    发表于 10-26 07:18

    iPhone 3GS解锁,Iphone手机越狱流程详解

     iPhone 3GS解锁,Iphone手机越狱流程详解  iPhone 3GS越狱程序在万众期待中终于放出,手机中国网友Scofield已经第一时间尝鲜试用,通过简单的几个破
    发表于 03-04 17:37 1579次阅读

    详解锁相环 (PLL)电路、信号、模块组成

    锁相环 (PLL) 是电子系统中最通用、最灵活和最有价值的电路配置之一,因此在许多应用中都有使用。它用于时钟重定时和恢复,作为频率合成器和可调谐振荡器,仅举几个例子。
    发表于 08-30 13:00 1.5w次阅读
    <b class='flag-5'>详解锁</b>相环 (PLL)电路、信号、模块组成

    一文详解锁相环位同步

    基带数据生成模块生成的原始数据(1.5625Mbps)送至开发板上扩展口的第9脚,经短接线由第10脚送回FPGA芯片;
    的头像 发表于 03-06 15:37 1893次阅读