0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

DS31256闭合时钟应用

星星科技指导员 来源:ADI 作者:ADI 2023-02-13 15:43 次阅读

DS16有16个物理端口(16 Tx和31256 Rx)或链路,可配置为信道化或非信道化。通道化端口可以处理一个、两个或四个 T1 或 E1 数据链路。这些端口或链路的时钟可以支持间隔时钟。本应用笔记介绍如何在31256通道HDLC控制器DS256中实现间隙时钟应用。

具有间隙时钟的非通道化应用

pYYBAGPp6hOAHQhsAAA47mIqqvk053.gif?imgver=1

图1.具有正常时钟的非通道化链路定时。

图1显示了没有间隙(即正常)时钟的非信道化链路的时钟RCn/TCn和数据RDn/TDn的时序关系。数据是一个连续的串行流,没有时隙的概念。每八位分组到一个字节中,具有任意对齐方式。接收的第一个位 (B7) 是八位组的最高有效位 (MSB)。接收到的最后一个位 (B0) 是最低有效位 (LSB)。DS31256要处理的位在RCn/TCn的上升沿或下降沿上时钟输入或输出。

poYBAGPp6hWAcanoAABHx7LKSCE094.gif?imgver=1

图2.带间隙时钟的非通道化接收链路时序。

图2显示了带间隙时钟的非通道化链路的接收时钟RCn和数据RDn的时序关系。接收数据是一个连续的串行流,没有时隙的概念。每八位分组到一个字节中,具有任意对齐方式。接收的第一个位 (B7) 是八位字节的 MSB。接收到的最后一个位(B0)是LSB。DS31256要处理的位在RCn的上升沿或下降沿上时钟,应忽略的位(表示为X)通过保持RCn静止来抑制。图 2 显示 RCn 的静态周期较低。通过扩展前一个有效位的高相位来实现的高电平也是可以接受的。选择要处理的位是任意的,不受任何字节对齐或帧边界考虑因素的影响。

pYYBAGPp6heAGY0JAABBYOQkL-Y157.gif?imgver=1

图3.带间隙时钟的非通道化发送链路定时。

图3显示了具有间隙时钟的非信道化链路的发送时钟TCn和数据TDn信号的时序关系。传输数据是连续的串行流。非通道化链路中没有时隙的概念。每八位分组到一个字节中,具有任意字节对齐方式。传输八位字节数据,从 MSB (B7) 开始,以 LSB (B0) 结束。位在 TCn 的上升沿或下降沿上更新。发送链路可以通过保持相应的 TCn 静止状态来停止。在图3中,位B3和B6停滞一个周期,而位B2停滞三个周期。在 TCn 上显示静止期较低。通过扩展前一个有效位的高相位来实现的高电平也是可以接受的。TCn 的跳空可以任意发生,而不考虑字节或帧边界。

具有间隙时钟的非通道化应用

poYBAGPp6hiAfhNGAABoDZx45-I257.gif?imgver=1

图4.具有正常时钟的通道化发射链路定时。

pYYBAGPp6hqAMkFtAAA-W_9jyYA674.gif?imgver=1

图5.具有正常时钟的本地信道化发送链路定时。

接收时钟RCn/TCn与具有正常时钟的信道化T1/E1链路的数据RDn/TDn的时序关系如图4所示。对于 T1 帧,接收数据流具有单个成帧位(表示为 F),后跟绑定到 TS1 的八位字节...TS24.RDn/TDn 数据位(TS7 的 B1)由 RCn/TDn 的第一个边沿输入,在成帧位为 TS1 的 MSB 之后。RDn/TDn 位(TS0 的 B24)由 RCn 的最后一个边沿输入,然后成帧位是 TS24 的 LSB。对于 E1 帧,接收数据流具有单个成帧字节(表示为 FAS/NFAS),后跟绑定到 TS1 的八位字节...TS31.RDn/TDn 数据位(TS7 的 B1)由 RCn/TCn 的第一个边沿输入,在成帧字节是 TS1 的 MSB 之后。RDn/TDn 位(TS0 的 B31)由 RCn/TCn 的最后一个边沿输入,然后成帧字节是 TS31 的 LSB。

poYBAGPp6huAeuZ5AAB04ubAWOI418.gif?imgver=1

图6.带间隙时钟的通道化接收链路定时。

带间隙时钟的信道化链路的接收时钟RCn和数据RDn的时序关系如图6所示。接收数据与时隙相关联。每八位分组到一个字节中,并对齐。接收的第一个位 (B7) 是八位字节的 MSB。接收到的最后一个位(B0)是LSB。DS31256处理的位在RCn的上升沿或下降沿上时钟。对于间隙时钟应用,RCn可以在任何帧位期间保持静止。这些位应被忽略(表示为 X)。在图6中,RCn上的静止周期较低。通过延长高相位而影响的高电平同样是可以接受的。在通道化E1模式下,一旦帧没有间隙,它必须在所有时隙位期间以2.048MHz连续工作。在通道化T1模式下,一旦帧没有间隙,它必须在所有时隙位期间以1.544MHz连续工作。在间隙信道化应用中,RSn 必须与间隙时钟配合。一旦有间隔期,RSn 必须相应地扩展。RSn 不是 8kHz 同步信号。

pYYBAGPp6hyAFOKIAABw-hy8tFM320.gif?imgver=1

图7.带间隙时钟的通道化发送链路定时。

图7显示了具有间隙时钟的信道化链路的发送时钟TCn和数据TDn的时序关系。传输的数据与时隙相关联。每八位分组到一个字节中,并对齐。传输的第一个位(B7)是八位字节的MSB。传输的最后一个位 (B0) 是最低有效位。DS31256处理的位在TCn的上升沿或下降沿时钟输出。发送链路可以通过保持相应的 TCn 静止状态来停止。在图7中,B3位停滞了两个时钟周期。对于间隙时钟应用,TCn可以在任何帧位期间保持静止。在图6中,TCn上的静态周期较低。通过延长高相位而影响的高电平同样是可以接受的。在通道化E1模式下,一旦帧没有间隙,它必须在所有时隙位期间以2.048MHz连续工作。在通道化T1模式下,一旦帧没有间隙,它必须在所有时隙位期间以1.544MHz连续工作。在间隙、信道化应用中,TSn必须与间隙时钟配合。一旦出现间隔期,TSn 必须相应地延长。TSn 不是 8k 同步信号。

您必须为正常或反相模式下的 RCn/TCn、0、1/2、1 和 2 个时钟周期的 RSn/TSn 以及反相或反相模式配置相应的寄存器。对于信道化和非沟道化、间隙或非间隙时钟应用,必须满足DS31256第一层端口的交流特性要求。请参考DS31256数据资料了解更多详情。

RCn、TCn、RDn、TDn、RSn、TSn 中的 n 是 DS31256 中的第一层端口(链路)编号,n = 0...15。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 控制器
    +关注

    关注

    112

    文章

    15223

    浏览量

    171188
  • hdlc
    +关注

    关注

    1

    文章

    32

    浏览量

    24474
收藏 人收藏

    评论

    相关推荐

    DS31256 Envoy - 寄存器转储例程

    本应用笔记提供了将DS31256的寄存器、排队程序、描述符和FIFO RAM的内容转储到一个文件的程序代码。这些数据在DS31256无法正常工作时非常关键,为进一步的研究和调试提供了重要信
    发表于 04-18 11:27 28次下载

    DS31256,pdf,datasheet (256-Cha

    The DS31256 Envoy is a 256-channel HDLC controller that can handle up to 60 T1 or 64 E1 data
    发表于 04-21 23:49 18次下载

    Examples of DS31256 Applicatio

    Abstract: App Note 3345 provides application examples for the DS31256 HDLC Controller.
    发表于 04-18 11:25 678次阅读
    Examples of <b class='flag-5'>DS31256</b> Applicatio

    DS31256 HDLC Controller Step-b

    Abstract: This application note provides an example of how to configure a single T1 port on DS31256
    发表于 04-18 11:29 1007次阅读
    <b class='flag-5'>DS31256</b> HDLC Controller Step-b

    DS31256 Loopback Modes

    Abstract: This application note shows how to configure various loopback modes of the DS31256 HDLC
    发表于 04-18 11:31 756次阅读
    <b class='flag-5'>DS31256</b> Loopback Modes

    DS31256 Gapped Clock Applicati

    Abstract: This application note discusses how to realize gapped clock applications with the DS31256
    发表于 04-18 11:32 940次阅读
    <b class='flag-5'>DS31256</b> Gapped Clock Applicati

    DS31256 Unchannelized T3/E3/HS

    port for unchannelized operation on the DS31256 in bridge mode. It includes a coding example for easy adaptation to end-user applications.
    发表于 04-20 08:51 874次阅读

    DS31256的初始化步骤

    摘要:DS31256 Envoy HDLC控制器在发送数据包之前的初始化顺序。 概述按照设计,DS31256上电以后不会控制PCI总线。所有的物理端口(端口0至15)发送全1 (非HDLC空闲码)
    发表于 04-20 09:02 890次阅读

    DS31256 and T1/E1 Interface

    Abstract: This application note discusses how to connect the DS31256 HDLC Controller to the DS
    发表于 04-20 09:26 1407次阅读
    <b class='flag-5'>DS31256</b> and T1/E1 Interface

    DS31256 HDLC控制器的配置步骤—桥接模式

    DS31256 HDLC控制器的配置步骤—桥接模式 本应用笔记提供了怎样配置桥接模式下DS31256 HDLC控制器T1端口的例子。文章提供了一个实际例程,以方便最终用户使用,帮助他
    发表于 04-21 14:59 1392次阅读
    <b class='flag-5'>DS31256</b> HDLC控制器的配置步骤—桥接模式

    DS31256 -256通道、高吞吐率HDLC控制器

    DS31256 -256通道、高吞吐率HDLC控制器 概述 DS31256是一款256通道高层数据链路控制器(HDLC),
    发表于 04-21 23:17 1252次阅读
    <b class='flag-5'>DS31256</b> -256通道、高吞吐率HDLC控制器

    DS31256 PCI总线利用率

    DS31256 HDLC控制器访问PCI总线,在发送和接收HDLC数据包时获取和存储这些数据包。本应用笔记解释了如何计算DS31256正常工作所需的可用总线带宽。本应用笔记中使用的术语将在一开始就定义。
    的头像 发表于 01-11 14:08 489次阅读
    <b class='flag-5'>DS31256</b> PCI总线利用率

    如何利用DS31256 HDLC控制器实现间隔时钟应用

    DS31256有16个物理端口(16 Tx和16 Rx)或链路,可配置为信道化或非信道化。通道化端口可以处理一个、两个或四个 T1 或 E1 数据链路。这些端口或链路的时钟可以支持间隔时钟。本应用笔记介绍如何在256通道HDLC
    的头像 发表于 01-13 10:25 524次阅读
    如何利用<b class='flag-5'>DS31256</b> HDLC控制器实现间隔<b class='flag-5'>时钟</b>应用

    DS31256 接口 - 电信

    电子发烧友网为你提供Maxim(Maxim)DS31256相关产品参数、数据手册,更有DS31256的引脚图、接线图、封装手册、中文资料、英文资料,DS31256真值表,DS31256
    发表于 01-14 19:46
    <b class='flag-5'>DS31256</b> 接口 - 电信

    DS31256的分数级T1 (FT1)环回检测

    这篇应用笔记介绍了利用DS31256的接收BERT功能实现分数级T1 (FT1)上环回或下环回检测(V.54)的方法,详细说明请参考分数级T1.403附录B规范。所提供的算法和示例代码简化了DS31256最终用户的设计。
    的头像 发表于 06-16 15:35 482次阅读
    <b class='flag-5'>DS31256</b>的分数级T1 (FT1)环回检测