DDR存储器端接电源灵活适用于2.5V和1.8V存储器系统

本设计笔记展示了 DDR 存储器端接电源如何供应和吸收 6A 电流，同时保持 1.8V 或 2.5V 电源的稳压基准电压。该电路为 DDR 同步 DRAM （SDRAM） IC 提供终止电压。具有MAX1637降压控制器。

工作站和服务器的高速内存包含双倍数据速率 （DDR） 同步 DRAM （SDRAM）。这些存储器IC工作在2.5V或1.8V的电源电压下，需要等于电源电压一半的基准电压（V裁判= 1/2VDD).其逻辑输出通过电阻器连接到终止电压 V电传，等于 和轨道 V裁判.即 V电传必须根据需要提供或吸收电流，同时保持 V电传= V裁判±0.04V.

图1的电路提供此V电传2.5V 和 1.8V 存储器系统的终止电压（具有 6A 拉电流/灌电流能力）。U1 是一款低压降压控制器，其最低工作电压 （3.15V） 与大多数计算机系统中的 3.3V I/O 逻辑电源兼容。U1的强制PWM工作模式可以根据需要吸收或拉出输出电流，以维持稳定的输出电压，其最大灌电流等于其最大源电流。（当灌电流时，它会将一些电流返回到输入电源。

图1.此 DDR 存储器终端电源可提供 6A 的源电流和灌电流，同时保持稳定的 1/2V 电压DD（适用于 1.8V 或 2.5V 电源）。

运算放大器 U2 与 1/2V 的比较DD（由 R5 和 R6 创建）与 V裁判从U1产生误差信号，通过R2施加到U1的反馈端子（引脚3）。该动作强制 V电传输出（本例中为0.9V）至跟踪1/2VDD.U2具有此应用所需的性能：低输入失调电压、低输入偏置电流和轨到轨输出能力。提供 1/2VDD对于内存系统，您可能需要向 R5/R6 分频器添加缓冲区。

审核编辑：郭婷