DS31256的内部测试寄存器
本应用笔记列出了DS31256 HDLC控制器的内部测试寄存器，并解释了用户应避免使用这些寄存器的原因。
概述
DS31256 HDLC控制器有一些寄存器仅供内部测试使用（见表1）。用户应避免使用它们。
| 地址 （h） | 值 （h） |
| 0050（测试寄存器） | 0000 |
| 04F0 至 04FF | 0000 |
| 07FD 至 07FF | 0000 |
| 08FD 至 08FF | 0000 |
| 09F8 至 09FF | 0000 |
DS31256中的所有测试寄存器均为16位，在硬件或软件复位时设置为0。数据手册中仅显示地址为0050的测试寄存器的说明。所有其他测试寄存器均为隐藏寄存器，仅用于内部测试（数据手册中未显示）。
| 偏移量/地址 | 缩写 | 注册名称 | 数据表部分 |
| 0050 | 测试 | 测试寄存器 | 5.4 |
工厂测试（FT）模式使用测试寄存器位0将DS31256置于测试模式。对于正常的设备操作，每当写入此寄存器时，此位应设置为 0。设置此位会将 RAM 置于低功耗待机模式。
位 1 至 15 仅供内部（达拉斯半导体）测试使用，不供用户测试模式控制使用。这些位的值应始终为 0。如果这些位中的任何一个设置为 1，则设备无法正常工作。
结论
本应用笔记列出了DS31256的内部测试寄存器，并解释了用户应避免使用这些寄存器的原因。
审核编辑：郭婷
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
控制器
+关注
关注
114文章
17658浏览量
190349 -
寄存器
+关注
关注
31文章
5590浏览量
129109
发布评论请先 登录
相关推荐
热点推荐
DS31256 Envoy - 寄存器转储例程
本应用笔记提供了将DS31256的寄存器、排队程序、描述符和FIFO RAM的内容转储到一个文件的程序代码。这些数据在DS31256无法正常工作时非常关键，为进一步的研究和调试提供了重要信
发表于 04-18 11:27
•28次下载
DS31256,pdf,datasheet (256-Cha
The DS31256 Envoy is a 256-channel HDLC controller that can handle up to 60 T1 or 64 E1 data
发表于 04-21 23:49
•18次下载
Examples of DS31256 Applicatio
Abstract: App Note 3345 provides application examples for the DS31256 HDLC Controller.
发表于 04-18 11:25
•910次阅读
DS31256 HDLC Controller Step-b
Abstract: This application note provides an example of how to configure a single T1 port on DS31256
发表于 04-18 11:29
•1468次阅读
DS31256 HDLC Controller Step-b
Abstract: This application note provides an example of how to configure a single T1 port on DS31256
发表于 04-18 11:30
•989次阅读
DS31256 Loopback Modes
Abstract: This application note shows how to configure various loopback modes of the DS31256 HDLC
发表于 04-18 11:31
•1019次阅读
DS31256 Gapped Clock Applicati
Abstract: This application note discusses how to realize gapped clock applications with the DS31256
发表于 04-18 11:32
•1252次阅读
DS31256的初始化步骤
摘要：DS31256 Envoy HDLC控制器在发送数据包之前的初始化顺序。
概述按照设计，DS31256上电以后不会控制PCI总线。所有的物理端口(端口0至15)发送全1 (非HDLC空闲码)
发表于 04-20 09:02
•1241次阅读
DS31256 and T1/E1 Interface
Abstract: This application note discusses how to connect the DS31256 HDLC Controller to the DS
发表于 04-20 09:26
•1772次阅读
DS31256 HDLC控制器的配置步骤—桥接模式
DS31256 HDLC控制器的配置步骤—桥接模式
本应用笔记提供了怎样配置桥接模式下DS31256 HDLC控制器T1端口的例子。文章提供了一个实际例程，以方便最终用户使用，帮助他
发表于 04-21 14:59
•1831次阅读
DS31256 -256通道、高吞吐率HDLC控制器
DS31256 -256通道、高吞吐率HDLC控制器
概述
DS31256是一款256通道高层数据链路控制器(HDLC)，
发表于 04-21 23:17
•1700次阅读
DS31256 PCI总线利用率
DS31256 HDLC控制器访问PCI总线，在发送和接收HDLC数据包时获取和存储这些数据包。本应用笔记解释了如何计算DS31256正常工作所需的可用总线带宽。本应用笔记中使用的术语将在一开始就定义。
如何利用DS31256 HDLC控制器实现间隔时钟应用
DS31256有16个物理端口（16 Tx和16 Rx）或链路，可配置为信道化或非信道化。通道化端口可以处理一个、两个或四个 T1 或 E1 数据链路。这些端口或链路的时钟可以支持间隔时钟。本应用笔记介绍如何在256通道HDLC控制器D
DS31256 接口 - 电信
电子发烧友网为你提供Maxim(Maxim)DS31256相关产品参数、数据手册，更有DS31256的引脚图、接线图、封装手册、中文资料、英文资料，DS31256真值表，DS31256
发表于 01-14 19:46
DS31256的分数级T1 (FT1)环回检测
这篇应用笔记介绍了利用DS31256的接收BERT功能实现分数级T1 (FT1)上环回或下环回检测(V.54)的方法，详细说明请参考分数级T1.403附录B规范。所提供的算法和示例代码简化了DS31256最终用户的设计。
工商网监
评论