0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

交错ADC:揭开谜团

星星科技指导员 来源:ADI 作者:作者:Gabriele Man 2023-01-08 16:33 次阅读

作者:Vicky Wong and Yoshinori Kusuda

时间交错是一种允许使用多个相同的模数转换器的技术[1](ADC)以比每个单独数据转换器的工作采样速率更快的速率处理常规采样数据系列。简单来说,时间交错(IL)包括对M个相同ADC的并行阵列进行时间多路复用,如图1所示,以实现更高的净采样速率。fs(带采样周期Ts = 1/fs),即使阵列中的每个 ADC 实际上都以较低的速率采样(和转换)fs/米.因此,例如,通过交错四个10位/100 MSPS ADC,原则上可以实现一个10位/400 MSPS ADC。

为了更好地理解IL的原理,图1中模拟输入V。在(t) 由 M ADC 采样,并得出组合的数字输出数据序列D外.模数转换器1将采样 VIN(t0) 首先开始将其转换为 n 位数字表示。Ts几秒钟后,ADC2将样本五在(t0+ Ts) 并开始将其转换为 n 位数字表示形式。然后Ts几秒钟后,ADC3将样本五在(t0+ 2吨s)等等。在 ADCM 对 V 进行采样后在(t0 + (M – 1) × Ts),下一个采样周期从ADC1采样V开始在(t0+ 米 × Ts),这个旋转木马继续。

当ADC的n位输出按与采样操作相同的顺序提供时,这些数字n位字由同一图右侧所示的解复用器收集。这里重新组合的数据输出序列D外(t0+ 升),D外(t0+ 升 + 吨s),D外(t0+ L + 2Ts), ...获得。L代表每个ADC的固定转换时间,此重新组合的数据序列是具有采样速率的n位数据系列fs.因此,虽然单个ADC(通常称为“通道”)是n位ADC,采样速率为:fs/米,盒子中包含的融合相当于单个n位ADC采样fs,我们将其称为时间交错ADC(将其与通道区分开来)。基本上,输入由阵列中的ADC进行切片和单独处理,然后在输出端一致地重新组装以形成高数据速率表示D外的输入V在.

poYBAGO6f_GAFe61AABSoWjdnQk601.png?la=en&imgver=1

图1.M时间交错n位ADC阵列。每个的采样率为fs/米,得到的时间交错型ADC的采样速率为fs.该图的下半部分描述了M = 4情况下的时钟方案示例。

这种强大的技术并非没有实际挑战。当来自通道的M数据流以数字方式组合在一起以重建原始输入信号时,关键问题就显现出来了V在.如果我们看一下光谱D外,除了看到数字表示V在 以及模数转换引入的失真,我们还将看到额外的大量杂散内容,称为“交错杂散”(或简称IL杂散),IL杂散既不像高阶信号谐波那样具有多项式型失真的特征(2德·, 3RD等),也不是量化或 DNL 错误的签名。IL伪像可以看作是时域固定码型噪声的一种形式,是由通道中的模拟损伤引入的,由于交错过程,这些损伤与切片转换信号调制,最终出现在最终的数字化输出中D外.

让我们通过分析一个简单的例子来了解可能发生的事情。考虑具有正弦输入的双向交错ADC的情况V在 在频率f在.假设 ADC1有增益,G1和那个 ADC2有一个不同的增益,G2。在这种双向IL ADC中,ADC1和 ADC2将在采样中交替V在.所以如果 ADC1转换偶数样本和ADC2转换奇数样本,然后转换所有偶数数据D外振幅由 G 设定1,而所有奇数数据D外 振幅由 G 设定2.然后D外不仅包含V在 以及一些多项式失真,但它一直受到G的交替放大倍率的影响1和 G2就像我们在调幅一样V在 频率为方波fs/2.这将引入额外的虚假内容。具体说来D外将包括频率的“增益杂散”fs/2 –f在不幸的是,该杂散的频率跟踪输入f在 并且它位于交错 ADC 的第一奈奎斯特带内(即在fs/2)并且在所有其他奈奎斯特带上也有它的别名。这种交错杂散的功率/幅度取决于两个增益G之间的净差 1和 G2.换句话说,这取决于增益误差失配。[2]最后,这取决于输入的大小V在 本身。

如果输入不是简单的正弦波,而是像在实际应用案例中一样,它是一个全频段限制信号,那么“增益杂散”不仅仅是一个不需要的音调,而是出现在奈奎斯特频段内的带限制输入信号本身的完整缩放图像。这在某种程度上抵消了交错提供的带宽增加的好处。

虽然在上面的例子中,我们只考虑了通道之间的增益误差失配,但其他损伤也会引入交错杂散。失调失配(通道失调之间的差异)在固定频率下引入音调(“失调杂散”),功率与失调失配成正比。[3]当某些通道的采样时间比预期顺序早于或晚一点时,就会发生采样时间偏差。这引入了与增益杂散位于相同频率(并且加起来具有相同幅度)的“定时杂散”。[4]但随着权力越来越强大f在 随着输入幅度的增长而增长。各个通道之间的带宽不匹配会在频率上引入更多的杂散内容,具体取决于f在而且,就像时序杂散一样,杂散功率会随着f在本身,而不仅仅是输入幅度。同样,在所有情况下,输出频谱退化的严重程度不取决于通道损伤的绝对值(偏移、增益、时序、频段),而是取决于它们之间的相对不匹配/差异。

虽然时间交错的一般技术已经存在了几十年,但IL杂散可以保持在最低限度的程度限制了其过去对低分辨率转换器的适用性。然而,在通道失配校准和抑制残余IL杂散成分方面的最新进展,如今可以实现完全集成的超高速12位、14位和16位IL ADC。

此时,我们需要区分某些交错类。我们一般在两个交错通道的情况下称为“乒乓”操作。然后,我们可以区分“轻度交错”和“高度交错”,因为我们指的是通道数量减少的情况(例如,三个通道到四个通道)或大量通道的情况,例如分别说四个以上,通常为八个以上。

乒乓球(双向)交错

如图2(a)框图所示,当我们只交错两个通道以使净采样率加倍时,我们称之为“乒乓球”。这是一个特别简单的案例,具有一些有趣且有用的功能。在这种情况下,在 1圣交错ADC的奈奎斯特带,交错杂散位于直流,在fs/2和在fs/2 –f在.所以,如果输入信号V在 是窄带信号,中心在f在,如图2(b)的第一个奈奎斯特输出频谱所示,交错杂散将包括直流处的偏移杂散,另一个偏移失配杂散位于直流处fs/2,增益和时序杂散镜像居中fs/2 –f在 这看起来像输入本身的缩放副本。

如果输入信号V在(f) 完全绑定在 0 和fs/4,如图2(b)所示,交错杂散与数字化输入的频率不重叠。在这种情况下,坏消息是我们只能在奈奎斯特波段的一半进行数字化,即就像我们有一个单通道时钟一样fs/2,尽管我们仍然消耗至少两倍于这种单个通道的功率。奈奎斯特波段上端的交错杂散镜像可以在数字化后通过数字滤波抑制,并且不需要校正模拟损伤。

然而,好消息是,由于乒乓球ADC的时钟频率为:fs,数字化输出受益于动态范围内3 dB的处理增益。此外,与使用时钟频率为fs/2,乒乓球ADC的抗混叠滤波器设计有所放松。

pYYBAGO6f_KAE0K0AACDnbu2HBc123.png?la=en&imgver=1

图2.(a) 乒乓球方案,(b) 窄带输入信号低于时的输出频谱fs/4 和 (c) 当输入信号位于fs/4和奈奎斯特频率fs/2.

如果窄带信号位于第一奈奎斯特频段的上半部分,则可以重复所有相同的考虑因素,如图2(c)所示,因为交错图像杂散移动到奈奎斯特频段的下半部分。同样,增益和时序杂散可以在数字化后通过滤波进行数字抑制。

最后,一旦输入信号频率位置越过fs/4行。在这种情况下,无法恢复所需的输入信号,并且乒乓球方案不可用。当然,除非通道间匹配足够接近,使交错杂散成分对于应用来说是可接受的低水平,或者采用校准来减少导致IL图像的原因。

总之,频率规划和一些数字滤波允许在乒乓方案中恢复窄带数字化输入,即使在存在信道不匹配的情况下也是如此。而与使用时钟频率为fs/2,乒乓方案提供3 dB处理增益,放宽抗混叠要求。

图3显示了未对通道失配及其产生的交错杂散进行任何校正的乒乓球示例。在这种情况下,双通道14位/1 GSPS ADC AD9680的两个ADC交替采样单个正弦波,因此以2 GSPS返回单个组合输出数据流。当我们看 1圣此乒乓方案输出频谱的奈奎斯特频段(介于直流和 1 GHz 之间)我们可以看到输入音调,这是左侧的强音调f在= 400 MHz,我们还可以看到强烈的增益/时序失配杂散fs/2 –f在= 2G/2 – 400 M = 600 MHz。由于两个通道自身的失真以及其他损伤,我们还看到了许多其他音调,但这些音调都低于–90 dB线。

poYBAGO6f_SAF1wYAABjIqgxGrs256.png?la=en&imgver=1

图3.乒乓球方案的2 GSPS组合输出数据频谱,方法是用1 GSPS时钟对AD9680的两个ADC进行时钟,但采样相移为180°。

高阶交错

当我们有两个以上的频道时,如上所述的频率规划不是很实用或有吸引力。交错杂散的位置不能局限于奈奎斯特带的一小部分。例如,考虑四路交错式ADC的情况,如图4(a)所示。在这种情况下,偏移失配会在直流时产生音调,fs/4和fs/2.而增益和时序交错图像位于fs/4 –f在,fs/4 +f在 和fs/2 –f在.交错式ADC输出频谱示例如图4(b)所示。可以清楚地看到,除非输入在小于fs/8,无论我们放在哪里f在,输入将与一些交错杂散重叠,如果输入是非常窄带的信号,我们不应该尝试使用宽带交错ADC对其进行数字化。

在这种情况下,我们需要最小化IL杂散功率,以获得完整的奈奎斯特和更干净的频谱。为此,使用校准技术来补偿通道之间的不匹配。随着失配的影响得到纠正,产生的IL杂散的功率降低。SFDR和SNR都受益于这种杂散功率的降低。

补偿方法受到测量和最终纠正不匹配的准确性的限制。为了进一步抑制残余杂散,使其超出通过校准达到的水平,可以间歇性和随机地打乱通道对输入进行采样的顺序。这样,前面讨论的转换输入信号由于未校准的失配而产生的调制效应从固定模式噪声变为伪随机噪声。结果,IL音调和不需要的周期性模式变成伪随机噪声样内容,随着转换器量化本底噪声的增加,并导致不需要的杂散图像和音调消失或至少传播。在这种情况下,与IL杂散成分相关的功率会增加本底噪声的功率。因此,虽然失真得到改善,但SNR会因增加噪声的IL杂散功率而降低。SNDR(SINAD)基本上没有变化,因为它结合了失真和噪声以及随机化;它只是将IL贡献从一个分量(失真)移动到另一个分量(噪声)。

pYYBAGO6f_WATcLEAABwQklil0c966.png?la=en&imgver=1

图4.(a) 四路交错式 ADC 和 (b) 相应的 1圣奈奎斯特输出频谱显示交错杂散。

我们来考虑一些交错ADC的例子。AD9625是一款12位/2.5 GSPS三路交错ADC。校准三个通道之间的失配,以尽量减少交错杂散。其输入接近1 GHz时的输出频谱示例如图5(a)所示。在此频谱中,除了 ~1 GHz 输入音调外,还可以看到通道的 2德·和 3RD500 MHz 附近的谐波失真和 4千基波附近的谐波失真。交错失配校准大大降低了交错杂散的功率,并且在整个频谱中可以看到大量额外的残余小杂散音。

为了进一步减少这种残留杂散成分,引入了信道随机化。添加第四个校准通道,然后通过间歇性地将其中一个交错通道与第四个通道交换,以随机变化的顺序对四个通道进行三路交错。人们可以把它比作一个杂耍演员在空中玩三个 Skittles,而第四个 Skittles 每隔一段时间就会换一次。这样,残余交错杂散功率被随机化并分布在本底噪声上。如图5(b)所示,通道随机化后,交错杂散几乎消失,而噪声功率略有增加,从而使SNR降低2 dB。当然,请注意,虽然图5(b)所示的第二个频谱的失真音调要干净得多,但洗牌不会影响2德·, 3RD和 4千谐波,因为这些不是交错杂散。

pYYBAGO6f_aANPu9AACUiHeeUic626.jpg?la=en&imgver=2

poYBAGO6f_iACH4bAACNNPeSP_o035.jpg?la=en&imgver=2

图5.AD9625的输出频谱,时钟频率为2.5 GSPS,输入音接近1 GHz。 (a) 顺序三路交错;SNR = 60 dBFS,SFDR = 72 dBc 受三次谐波的限制,接近 500 MHz;然而,在整个光谱中可以看到许多交错杂散。(b) 三向交错与随机通道洗牌;SNR = 58 dBFS,而SFDR = 72 dBc仍由三次谐波设定,所有交错杂散都已通过将其功率分散到本底噪声中而消除。

使用通道随机化的交错ADC的另一个示例是图6频谱所示。四路交错式16位/310 MSPS ADC AD9652就是这种情况。在图6所示的情况下,四个通道以固定顺序顺序交错,无需努力校准它们以减少通道失配。频谱清楚地显示了预测频率位置处的交错杂散,其大功率远大于2德·和 3RD谐波,并将无杂散动态范围限制在仅57 dBc。

但是,如果对同一ADC进行前台校准以减少通道失配,则交错杂散的功率会大大降低,如图7所示。与前面的例子类似,通道谐波失真不受影响,但是通过通道失配校准,交错杂散的功率大大降低。

最后,图7中的频谱纯度可以通过随机化通道顺序进一步提高,如图8所示。在这种情况下,随机化使用了一种专有技术,虽然间歇性地扰乱了四个通道的顺序,但不需要备用(5千) 通道,从而节省其相关功率。从图8可以看出,随机化后,所得频谱上只剩下常规谐波失真。

pYYBAGO6f_mAPPLhAABk_pSVA5E025.png?la=en&imgver=1

图6.AD9652的输出频谱,时钟为fs= 310 MHz,正弦输入f在~ 70 兆赫。在这种情况下,不应用通道校准和随机化。2德·(HD2) 和别名 3RD(HD3)谐波分别在~140 MHz和~100MHz处可见。交错 (IL) 杂散也可见。这些是直流时的偏移音,fs/2(图中的 OS2)和fs/4(图中的OS4)。此外,增益(/时序)杂散可以在fs/2 –f在(图中GS2),fs/4 +f在(图中的GS4+)和fs/4 –f在(图中的GS4)。此图中的SNR报价人为地较差,因为某些杂散成分与噪声功率混为一谈。

poYBAGO6f_qAXYT4AABSh74Yg5U614.png?la=en&imgver=1

图7.相同AD9652的输出频谱,输入相同,但经过校准后,四个通道以减少其失配。与图6相比,而2德·和 3RD谐波不受影响,交错杂散的功率大幅降低,SFDR从57 dBc提高到87 dBc,提高了30 dB。

poYBAGO6f_uALFeIAABKH8nmZDg109.png?la=en&imgver=1

图8.打开交错顺序随机化后前一种情况的输出频谱。对残余交错杂散进行随机化,将其功率分布到本底噪声上,相应的峰值消失。只剩下常规的谐波失真。SNR几乎不受影响,因为在失配校准后,交错音的分布式杂散功率可以忽略不计。

结论

时间交错是增加数据转换器带宽的强大技术。失配补偿以及通过随机化技术消除残余杂散成分的最新进展使得超高速12位、14位和16位交错ADC得以完全集成。

在输入信号受频带限制的情况下,例如在许多通信应用中,乒乓(双向)交错方法允许通过频率规划将不需要的交错杂散从目标输入频带中分配出来。然后可以对虚假内容进行数字过滤。与非交错式ADC相比,这种方法消耗的功耗大约是捕获相同无杂散输入带宽所需的IL采样速率的两倍,但另一方面,由于IL采样速率较高,该方法既通过处理增益将动态范围增加了3 dB,又放宽了ADC之前的抗混叠和屋顶滤波器的滚降。

当需要IL转换器的全输入频段来捕获宽带输入信号时,适合使用高阶交错转换器。在这种情况下,校准和随机洗牌允许交错失真和杂散内容补偿和消除。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 转换器
    +关注

    关注

    27

    文章

    8206

    浏览量

    141810
  • 数据转换器
    +关注

    关注

    1

    文章

    336

    浏览量

    27790
收藏 人收藏

    评论

    相关推荐

    交错ADC的基础知识

    交错ADC具有十分广阔的应用空间。在通信基础设施中,存在着一种推动因素,使ADC的采样速率不断提高,以便在诸如DPD(数字预失真)等线性化技术中支持多频段、多载波无线电,同时满足更宽的带宽要求。
    发表于 04-17 17:54 2586次阅读

    基于时间交错技术实现10位/400 MSPS ADC的设计

    图1. M次交错的n位ADC阵列每一个ADC的采样速率为fs/M,得到的时间交错ADC采样速率为fs。M = 4的时钟方案示例在该图下半部分
    发表于 09-09 10:38 886次阅读
    基于时间<b class='flag-5'>交错</b>技术实现10位/400 MSPS <b class='flag-5'>ADC</b>的设计

    一文了解交错ADC(数据转换器)

    今天我们将围绕交错ADC 转换器展开。当 ADC 转换器交错时,两个或多个具有定义的时钟关系的 ADC 转换器用于同时对输入信号进行采样
    发表于 04-28 09:49 450次阅读
    一文了解<b class='flag-5'>交错</b>式<b class='flag-5'>ADC</b>(数据转换器)

    详解时间交错技术

    时间交错技术可使用多个相同的 ADC(文中虽然仅讨论了 ADC,但所有原理同样适用于 DAC 的时间交错特性),并以比每一个单独数据转换器工作采样速率更高的速率来处理常规采样数据序列。
    发表于 07-23 06:52

    交错ADC之间的增益不匹配

    交错ADC得到了越来越多的工程师的广泛关注。目前仍有诸多问题聚焦于ADC失配的校准方法。 在深入探讨任何可能的校准方法之前,工程师需要了解都有哪些不匹配。 对于失调不匹配,没有必要施加一个输入信号
    发表于 07-25 06:58

    交错ADC之间的带宽失配分析

    交错ADC之间的带宽失配
    发表于 04-02 07:52

    交错ADC的时钟要求是什么?

    交错结构的优势是什么交错ADC的时钟要求
    发表于 04-06 09:00

    SAR ADC功率技术规格的谜团,看完你就懂了

    关于SAR ADC功率技术规格的谜团哪位大佬可以详细介绍一下吗?
    发表于 04-13 06:18

    实现数据转换器的接地并揭开AGND和DGND的谜团

    实现数据转换器的接地并揭开AGND和DGND的谜团
    发表于 10-18 15:18 16次下载
    实现数据转换器的接地并<b class='flag-5'>揭开</b>AGND和DGND的<b class='flag-5'>谜团</b>

    拓展一些关于交错ADC的观点

    交错结构的优势可惠及多个细分市场。 最有用的优势是通过交错ADC更宽的奈奎斯特区增加带宽。 同样,我们首先举两个500MSPS ADC交错
    发表于 11-16 10:20 0次下载
    拓展一些关于<b class='flag-5'>交错</b><b class='flag-5'>ADC</b>的观点

    一文详细了解ADC时间交错技术

    时间交错技术可使用多个相同的 ADC(文中虽然仅讨论了 ADC,但所有原理同样适用于 DAC 的时间交错特性),并以比每一个单独数据转换器工作采样速率更高的速率来处理常规采样数据序列。
    的头像 发表于 03-10 10:35 2575次阅读
    一文详细了解<b class='flag-5'>ADC</b>时间<b class='flag-5'>交错</b>技术

    利用CTLE和时间交错闪存ADC来降低ADC分辨率

    连续时间线性均衡 (CTLE) 的值来减少 ADC 面积和功耗。由于采用了交错ADC(如闪存),因此 ADC 面积和功率随 ADC 通道
    的头像 发表于 07-28 08:03 1131次阅读

    交错ADC的基础知识

    ADC交错时,使用两个或多个具有定义时钟关系的ADC同时对输入信号进行采样,并产生组合输出信号,从而在单个ADC的某个倍数处产生采样带宽。利用m个
    的头像 发表于 12-21 11:46 1138次阅读
    <b class='flag-5'>交错</b>式<b class='flag-5'>ADC</b>的基础知识

    一文带你了解交错ADC(数据转换器)

    今天我们将围绕交错ADC 转换器展开。当 ADC 转换器交错时,两个或多个具有定义的时钟关系的 ADC 转换器用于同时对输入信号进行采样
    的头像 发表于 05-11 15:19 1001次阅读
    一文带你了解<b class='flag-5'>交错</b>式<b class='flag-5'>ADC</b>(数据转换器)

    交错ADC:基础知识

    交错ADC转换器绝对是推动更高效接口的一部分。交错ADC转换器为系统设计人员提供了多种优势。然而,随着转换器带宽的增加,需要在FPGA或ASIC中处理大量数据。必须有一些有效的方法
    的头像 发表于 06-30 16:56 468次阅读
    <b class='flag-5'>交错</b>式<b class='flag-5'>ADC</b>:基础知识