RKK-4-252+4X SMT乘法器，输出频率1720-2520 MHz
Mini Circuits的RKK-4-252+倍频器提供4倍的倍频系数，将430至630 MHz的输入频率转换为1720至2520 MHz的输出频率，支持应用包括合成器、本地振荡器、卫星上下转换器等。此模型提供输入功率范围为+16至+19 dBm、低转换损耗和良好的谐波抑制。这个倍增器封装在微型屏蔽表面安装封装（0.50 x 0.50 x 0.18“）中，带有环绕式终端，具有优异的可焊性。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
原文标题：RKK-4-252+4X SMT乘法器，输出频率1720-2520 MHz
文章出处：【微信号：兆亿微波，微信公众号：兆亿微波】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
如何设计一个16比特的减法器呢？
减法电路是基本集成运放电路的一种，算术运算电路主要包括数字**加法器电路、数字减法器电路、数字乘法器电路和数字除法器电路。
乘法器AD734上电后发热严重，数据漂移的原因？怎么解决？
乘法器AD734上电后发热比较严重，输入与地短接的情况下，输出数据不稳定，用数据卡采集可以看到明显的漂移，[size=13.3333px]采用的是芯片手册上的最基本的乘法电路，这种现象的原因是什么，是PCB设计的问题吗。
发表于 12-15 06:44
pipeline ADC的实现原理及基本结构（1）
假设单级的分辨率为n，它由S/H电路、n位的子ADC、n位的子DAC、减法器以及乘法器构成，一般也将n位的子DAC、减法器以及乘法器统称为MDAC（multiplying DAC）。
用AD835的Datasheet上的电路做了一个乘法器电路，出现两个直流偏置的原因？
我用AD835的Datasheet上的电路做了一个乘法器电路，但是测试的时候发现，当输入信号大于峰值大于600mV左右的时候，1和8两个引脚端就会突然出现两个直流偏置，约-1.5V，请问有人用该芯片出现过这种问题吗？求指教。。。。
发表于 11-27 06:43
AD835输入两个相同的信号，相乘后的输出不稳定怎么解决？
AD835乘法器在输入两个相同的信号，如都输入1kHz Vpp=1v的正弦信号，根据乘法器可以实现变频，输出应该是2kH正弦波和0Hz的直流才对，但是实际输出不仅出现了2kHz信号，而
发表于 11-24 07:37
求助，关于二象限乘法器AD539的一些疑问
零电平以上？这样做是否会影响输出结果？这样是不是这种芯片的常规用法？
3.二象限乘法器能否作为两路交流信号混频使用？具体怎么用？
PS：我混频的两路信号均为正弦信号，频率为（2MHz
发表于 11-22 07:48
用AD835乘法器做的一个电路，当X和Y的频率相同时，输出的波形问题求解
请教大神，我用AD835乘法器做的一个电路，当X和Y的频率相同时，相乘时输出是正弦波，但是当频率不相同时
发表于 11-22 06:54
LMX2592RHAT时钟发生器产品概述
该器件可接受高达 1.4GHz 的输入频率，与分频器及可编程低噪声乘法器相结合，可灵活设置频率。附加的可编程低噪声乘法器可帮助用户减轻整数边界杂散的影响。
集成电路中低功耗乘法器的实现与设计方案
限度的低功耗效果。本文紧跟市场发展动向，从以上应用角度出发，着力研究集成电路设计中小数乘法器的前端低功耗算法以及实现技术，并且改进了现有低功耗设计技术的一些不足之处。
发表于 09-19 07:42
FPGA常用运算模块-复数乘法器
本文是本系列的第五篇，本文主要介绍FPGA常用运算模块-复数乘法器，xilinx提供了相关的IP以便于用户进行开发使用。
FPGA常用运算模块-加减法器和乘法器
本文是本系列的第二篇，本文主要介绍FPGA常用运算模块-加减法器和乘法器，xilinx提供了相关的IP以便于用户进行开发使用。
工商网监
评论