0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

RKK-4-252+4X SMT乘法器,输出频率1720-2520 MHz

jf_vuyXrDIR 2022-12-21 11:23 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Mini Circuits的RKK-4-252+倍频器提供4倍的倍频系数,将430至630 MHz的输入频率转换为1720至2520 MHz的输出频率,支持应用包括合成器、本地振荡器、卫星上下转换器等。此模型提供输入功率范围为+16至+19 dBm、低转换损耗和良好的谐波抑制。这个倍增器封装在微型屏蔽表面安装封装(0.50 x 0.50 x 0.18“)中,带有环绕式终端,具有优异的可焊性。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

原文标题:RKK-4-252+4X SMT乘法器,输出频率1720-2520 MHz

文章出处:【微信号:兆亿微波,微信公众号:兆亿微波】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    使用Xilinx 7系列FPGA的四位乘法器设计

    (Shinshu University)研究团队的最新设计中,一个专为 Xilinx 7 系列 FPGA 量身打造的 4乘法器使用了仅 11 个 LUT + 2 个 CARRY4 块,关键路径延迟达到 2.75 ns。这是一
    的头像 发表于 11-17 09:49 2702次阅读
    使用Xilinx 7系列FPGA的四位<b class='flag-5'>乘法器</b>设计

    E203在基于wallace树+booth编码的乘法器优化后的跑分结果

    和rs2寄存器输入乘法操作数,乘法器进行乘法操作,2th输出乘法结果)。 目前优化后的乘法器
    发表于 10-27 07:54

    E203V2长周期乘法器核心booth算法解读

    低位部分和从第一次开始便从32位寄存器高位开始右移两位,以此类推,进行16次加法运算后,高位部分和已经算出来了,而低位部分和刚好右移到寄存器的最低位,最后还需一个时钟周期输出乘法器的运算结果。 同时
    发表于 10-24 09:33

    改进wallance树乘法器优化方法

    首先,根据之前分享的乘法器的优缺点,我们针对17周期的乘法器进行优化,为乘法设计的专用数据通路,为了保持e203的低功耗、低面积的优点、我们仍采用基4booth算法进行部分积生成,而对
    发表于 10-23 06:37

    关于E203内核高性能乘法器优化(一)

    多个CSA并行地对部分积求和,其中较为经典的结构就是Wallace树形乘法器 下图给出了比较经典的华莱士树的结构: 以一级CSA压缩为延时单位,对9个部分积进行压缩需要4级CSA压缩,共4个延时单位
    发表于 10-23 06:09

    蜂鸟乘法器设计分享

    蜂鸟的乘法器主体设计在ALU模块的子单元MDV模块中,MDV模块包括乘除法器逻辑设计,它只包含运算控制,但并不包含具体运算,它们都需要将部分积或者部分余数传入数据通路(dpath模块)中,从而实现
    发表于 10-22 08:21

    4-Booth单周期乘法器的具体设计

    的同时,门电路延迟也完全满足要求。甚至在本队尝试将频率提升至32MHz(原E203的2倍)时,该乘法器,包括后文将提到的改进后的除法器依然可以完美地工作。
    发表于 10-22 08:07

    改进型乘法器结构设计

    的高32位。控制信号控制部分积产生和部分积压缩对操作数和部分积的处理,从而完成乘法器乘法运算。 译码模块对乘法指令进行译码,基4 Booth编码接收控制信号对被乘数和乘数进行符号扩
    发表于 10-22 07:51

    蜂鸟E203乘法器改进

    连续不断的输出,不会像循环移位那样,需计算完才输出,中间没有等待时间。流水线乘法器 大大提高了计算效率,但是占用资源也随即增加。因此将此乘法器用在蜂鸟E203,亦能提高数据计算效率。
    发表于 10-22 07:28

    蜂鸟E203内核乘法器的优化

    乘法器的优化实现一般从两个方面入手。第一是减少生成的部分积数量,另外就是减少部分积累加的延时。 在开源的E203源码中,32*32乘法器是利用radix-4 booth编码产生部分积,每个周期做一次
    发表于 10-22 06:11

    优化boot4乘法运算周期

    可以在不同的时钟周期内完成,从而并行化运算流程,提高乘法器的运算性能。 采用多级压缩:在Boot4乘法器中,使用了基于连乘算法的多级压缩技术。可以通过增加多级压缩,进一步降低管理乘法器
    发表于 10-21 13:17

    优化boot4乘法器方法

    优化电路设计:在电路设计中,可以采用更快速的逻辑单元和存储器元件,优化关键路径和信号传输路线,从而降低延迟,缩短乘法器的运算周期。 固定位宽:Boot4乘法器可以处理不同位宽的数据,但是处理不同位宽
    发表于 10-21 12:13

    ‌CDCVF25084 3.3V 1:8零延迟(PLL)x4时钟乘法器技术文档总结‌

    该CDCVF25084是一款高性能、低偏斜、低抖动、锁相环时钟乘法器。它使用 PLL 在频率和相位上将输出时钟精确对齐输入时钟信号,包括 4乘法
    的头像 发表于 09-22 11:30 423次阅读
    ‌CDCVF25084 3.3V 1:8零延迟(PLL)<b class='flag-5'>x4</b>时钟<b class='flag-5'>乘法器</b>技术文档总结‌

    ADL5390 RF矢量乘法器技术手册

    ADL5390矢量乘法器由一对匹配的宽带可变增益放大器组成,二者输出相加,每个放大器具有单独的线性幅度增益控制。如果两个输入RF信号正交,则可以将该矢量乘法器配置为矢量调制器,或将增益控制引脚用作
    的头像 发表于 04-09 10:02 727次阅读
    ADL5390 RF矢量<b class='flag-5'>乘法器</b>技术手册

    ADA-28F00WG乘法器Marki

    ADA-28F00WG是一种高性能的模拟乘法器,能够将两个输入信号(电压或电流)进行乘法运算,并输出其结果。ADA-28F00WG乘法器采用高质量材料制造,并结合了最新的肖特基二极管和
    发表于 02-12 09:25