电子发烧友网报道(文/李宁远)时钟信号,我们常常在电子组件中看到但很少深入了解,它被用于同步电路,保证相关电子组件能够同步运作。传统的时钟使用外部石英晶体,通过晶体振荡保证精确的节奏。
BAW体声波技术,一种微谐振器技术,这项技术很早就在滤波器中得以应用,用于过滤通信信号。在无线通信正朝着高通信频率、高传输速率和高集成化方向发展中,微谐振器技术开始集成时钟功能提升时钟性能。使用该技术可以将高精度和超低抖动时钟直接集成到包含其他电路的封装中。BAW技术比外部石英晶体体积更小,能通过网络提供更清晰的有线和无线信号,可以为从无线消费电子产品到高端工业系统等一系列领域提供更高质量的通信和更高的效率。
5G与BAW
从BAW应用最广泛的滤波器角度来说,BAW谐振器的关键属性是具备存储结构内的最大声能,用以获得高电气Q因子值,BAW 技术比SAW技术在更高频段、更大带宽下能保持更高的性能。这一点非常重要,在高频段里,BAW技术的表现是更好的。在庞大数据量的应用里需要精准的时钟,BAW技术也是最合适的。
在5G已经到来,且逐步扩大其应用范围的今天,更高带宽和更快数据速率的巨大需求需要通过不断的网络升级实现。传输速率越来越快,对时钟的要求也越来越严格。假设在速率400Gbps时,400Gbps收发器使用四电平脉冲幅度调制(PAM-4)方案来传输数据,这与传统的非归零调制方案相比,可在相同带宽下实现更高的数据速率。
而行业标准802.3bs对PAM-4发射器有非常严格的发射抖动要求,仅将整个发射机抖动的一小部分分配给网络同步器生成的参考时钟,对集成RMS抖动要求能做到低。当前的时钟和石英晶振器件已经开始跟不上数据量迅猛增长的脚步,参考时钟的损伤(如相位噪声)会导致调制信号失真,这在设计更高频率和更宽带宽时会出现不少问题。
在5G升级的推动下,BAW技术时钟能有效减少误码和链路损伤,有助于在网络同步器的输出时钟上实现超低抖动。
BAW振荡器VS石英振荡器
石英晶体振荡器(XOs)已经主导了时间参考市场很久很久,这些晶体振荡器已经覆盖了从低端(实时时钟)到高端(复杂无线电、GPS和军用/航空)应用。石英谐振器有两种不同的方式集成,成为一个独立的振荡器装置,每种方法都有各自的优缺点。第一种方法是将晶体谐振器与振荡电路相结合(SPXO),并简单地添加输出驱动器来支持不同的输出类型,这种办法很简单,但能支持的频率极其有限,频率支持完全依赖于所使用的石英晶体。
BAW振荡器模块,TI
另一种晶体集成的方法,是基于PLL,其VCO工作频率更高(通常为GHz)。在频率的支持上这种方法更全面,但也需要更多的核心模块,这意味着尺寸和能耗的上升。而且,PLL校准和锁定将导致启动时间较慢,通常在10 ms或以上。
单IC的BAW振荡器解决方案,包含BAW谐振器、分数输出分频器(FOD)和输出驱动器,它们一起产生一个预先编程的输出频率。这种BAW振荡器在规格上接近于SPXO,但是它能够输出的频率没有SPXO那样的限制,简单来说就是用接近于SPXO的规格实现了基于PLL/VCO石英振荡器的频率。而且BAW振荡器通常启动时间极快,不会出现PLL校准和锁定导致启动时间较慢这种问题。
BAW 超低抖动时钟,TI
对所有的时钟产品,抖动是核心性能。BAW谐振器技术不需要高频VCXO,只需现成的低成本标准低频振荡器,就可将高精度和超低抖动时钟直接集成到包含其他电路的封装中。以TI的LMK6系列BAW振荡器为例,小于60fs的集成RMS抖动远低于PAM-4 串行器/解串器方案里交换机专用 IC 要求在12kHz至20MHz频段内的最大集成参考时钟抖动为150fs的要求。同时在振动方面,BAW振荡器由于振动而表现出最小的频率偏差相比于晶体振荡器有着数量级的改进。
小结
现在越来越多的无线技术被设计进入到电子产品中,而且要在PCB部分不使用太复杂的计算就可以设计好的无线模块。而且在数据速率不断攀升的趋势下,石英晶振越来越难以达到灵活性、尺寸、成本以及抖动性能上的各种要求。基于BAW技术的时钟,大大减少了设计难度,并解决了当前石英晶振器件的局限性。
随着5G进一步普及,在工业自动化、电动汽车、医疗设备、楼宇自动化以及电网设施这些对于数据和稳定性都有较高要求的应用,基于BAW技术时钟会大有可为。
BAW体声波技术,一种微谐振器技术,这项技术很早就在滤波器中得以应用,用于过滤通信信号。在无线通信正朝着高通信频率、高传输速率和高集成化方向发展中,微谐振器技术开始集成时钟功能提升时钟性能。使用该技术可以将高精度和超低抖动时钟直接集成到包含其他电路的封装中。BAW技术比外部石英晶体体积更小,能通过网络提供更清晰的有线和无线信号,可以为从无线消费电子产品到高端工业系统等一系列领域提供更高质量的通信和更高的效率。
5G与BAW
从BAW应用最广泛的滤波器角度来说,BAW谐振器的关键属性是具备存储结构内的最大声能,用以获得高电气Q因子值,BAW 技术比SAW技术在更高频段、更大带宽下能保持更高的性能。这一点非常重要,在高频段里,BAW技术的表现是更好的。在庞大数据量的应用里需要精准的时钟,BAW技术也是最合适的。
在5G已经到来,且逐步扩大其应用范围的今天,更高带宽和更快数据速率的巨大需求需要通过不断的网络升级实现。传输速率越来越快,对时钟的要求也越来越严格。假设在速率400Gbps时,400Gbps收发器使用四电平脉冲幅度调制(PAM-4)方案来传输数据,这与传统的非归零调制方案相比,可在相同带宽下实现更高的数据速率。
而行业标准802.3bs对PAM-4发射器有非常严格的发射抖动要求,仅将整个发射机抖动的一小部分分配给网络同步器生成的参考时钟,对集成RMS抖动要求能做到低。当前的时钟和石英晶振器件已经开始跟不上数据量迅猛增长的脚步,参考时钟的损伤(如相位噪声)会导致调制信号失真,这在设计更高频率和更宽带宽时会出现不少问题。
在5G升级的推动下,BAW技术时钟能有效减少误码和链路损伤,有助于在网络同步器的输出时钟上实现超低抖动。
BAW振荡器VS石英振荡器
石英晶体振荡器(XOs)已经主导了时间参考市场很久很久,这些晶体振荡器已经覆盖了从低端(实时时钟)到高端(复杂无线电、GPS和军用/航空)应用。石英谐振器有两种不同的方式集成,成为一个独立的振荡器装置,每种方法都有各自的优缺点。第一种方法是将晶体谐振器与振荡电路相结合(SPXO),并简单地添加输出驱动器来支持不同的输出类型,这种办法很简单,但能支持的频率极其有限,频率支持完全依赖于所使用的石英晶体。
BAW振荡器模块,TI
另一种晶体集成的方法,是基于PLL,其VCO工作频率更高(通常为GHz)。在频率的支持上这种方法更全面,但也需要更多的核心模块,这意味着尺寸和能耗的上升。而且,PLL校准和锁定将导致启动时间较慢,通常在10 ms或以上。
单IC的BAW振荡器解决方案,包含BAW谐振器、分数输出分频器(FOD)和输出驱动器,它们一起产生一个预先编程的输出频率。这种BAW振荡器在规格上接近于SPXO,但是它能够输出的频率没有SPXO那样的限制,简单来说就是用接近于SPXO的规格实现了基于PLL/VCO石英振荡器的频率。而且BAW振荡器通常启动时间极快,不会出现PLL校准和锁定导致启动时间较慢这种问题。
BAW 超低抖动时钟,TI
对所有的时钟产品,抖动是核心性能。BAW谐振器技术不需要高频VCXO,只需现成的低成本标准低频振荡器,就可将高精度和超低抖动时钟直接集成到包含其他电路的封装中。以TI的LMK6系列BAW振荡器为例,小于60fs的集成RMS抖动远低于PAM-4 串行器/解串器方案里交换机专用 IC 要求在12kHz至20MHz频段内的最大集成参考时钟抖动为150fs的要求。同时在振动方面,BAW振荡器由于振动而表现出最小的频率偏差相比于晶体振荡器有着数量级的改进。
小结
现在越来越多的无线技术被设计进入到电子产品中,而且要在PCB部分不使用太复杂的计算就可以设计好的无线模块。而且在数据速率不断攀升的趋势下,石英晶振越来越难以达到灵活性、尺寸、成本以及抖动性能上的各种要求。基于BAW技术的时钟,大大减少了设计难度,并解决了当前石英晶振器件的局限性。
随着5G进一步普及,在工业自动化、电动汽车、医疗设备、楼宇自动化以及电网设施这些对于数据和稳定性都有较高要求的应用,基于BAW技术时钟会大有可为。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
BAW
+关注
关注
3文章
97浏览量
18483
发布评论请先 登录
相关推荐
如何实现PTP协议的精准同步时钟?
尊敬的技术大牛们,你们好!
现有一项目需要用到贵公司的STM32F4系列产品,由于业务场景对时钟同步精度要求很高。所以需寻求你们的技术支撑,提供关于STM32F4系列的PTP协议或IEEE1588协议的参考代码!以便实现PTP的
发表于 03-26 07:57
虹科技术|PTP时钟源设备全攻略:从普通时钟到透明时钟的进阶之路
导读:在现代通信技术中,精确时间同步对于保障网络性能至关重要。PTP(Precision Time Protocol)时钟源设备作为实现高精度时间同步的关键组件,其配置和选择对于网络架构师和工程师
什么是时钟芯片?时钟芯片的工作原理 时钟芯片的作用
什么是时钟芯片?时钟芯片的工作原理 时钟芯片的作用 时钟芯片是一种用于计算机或其他电子设备中的集成电路,它提供精准的
fpga跨时钟域通信时,慢时钟如何读取快时钟发送过来的数据?
fpga跨时钟域通信时,慢时钟如何读取快时钟发送过来的数据? 在FPGA设计中,通常需要跨时钟域进行数据
Xilinx 7系列FPGA的时钟结构解析
通过上一篇文章“时钟管理技术”,我们了解Xilinx 7系列FPGA主要有全局时钟、区域时钟、时钟管理块(CMT)。 通过以上
发表于 08-31 10:44
•1273次阅读
时钟电路是晶振电路吗 时钟电路布局走线设计方法
时钟电路用于产生稳定的时钟信号,常见于数字系统、微处理器、微控制器、通信设备等。时钟信号用于同步各个电子元件的操作和数据传输,确保系统的正常运行。
STM32有几个时钟源 STM32系统时钟专题讲解
在数字电路中时钟是整个电路的心脏,电路的的一举一动都是根据时钟节拍下进行的,随着信息量逐渐提高,对硬件信息处理能力提出了更大的需求,时钟作为数字硬件的关键成员,其性能需要我们关注,尤其
时钟同步怎样组网呢?
,需要每一个传输节点都支持PTP(Pricise Time Protocol,精准时间协议)协议,并且还要求上下行链路的时延完全一致,这一点在现网中实施起来非常困难。
分布式时钟同步的代表技术为
发表于 05-10 17:09
评论