为什么IBIS建模对设计成功至关重要

作者：Jermaine Lim and Keith Francisco-Tapan

什么是IBIS模型？

IBIS 代表 输入/输出缓冲器信息规范。它表示IC供应商提供给其客户以用于高速设计仿真的器件数字引脚的特性或行为。这些模型使用IBIS开放论坛指定的参数模拟设备的I/O行为，IBIS开放论坛是一个管理和更新IBIS模型规范和标准的行业组织。IBIS模型通过表格电压-电流和电压-时间信息使用ASCII文本文件格式。它们不包含专有数据，因为IC原理图设计信息（例如晶体管尺寸、缓冲器原理图设计中使用的器件模型参数和电路）不会在模型中显示。此外，大多数EDA供应商都支持IBIS模型，并且可以在大多数行业范围内的平台上运行。

为什么使用IBIS模型？

想象一下，一个IC被测试了，它通过了。然后使用该IC设计电路板，然后立即批准制造。电路板制造后，电路板性能失效，故障是由一些信号完整性问题引起的，这些问题导致串扰、信号过冲/下冲或阻抗不匹配引起的反射。你认为接下来会发生什么？当然，这些板必须重新设计和重新制造。在这一点上，时间被浪费了，成本上升了——这一切都是因为没有执行一个非常重要的阶段：预仿真。在这个阶段，系统设计人员在构建电路板之前使用仿真模型来验证其设计的信号完整性。SPICE和IBIS等仿真模型现已被广泛开发用于仿真，以帮助系统设计人员在预仿真阶段预见信号完整性问题，从而在制造之前解决这些问题。此阶段有助于减少电路板在测试期间发生故障的可能性。

历史

在 1990 年代，随着个人计算机的日益普及，英特尔开始为其工作频率高达 33 MHz 的低功耗 ASIC 开发新的 I/O 总线。有必要确保信号完整性不受影响，这激发了IBIS的创建。由 Donald Telian 领导的一个团队提出了为 I/O 缓冲区创建信息表的想法，并将这些信息用于测试英特尔的主板。很快，它还与客户分享了这些板材，用于他们的电路板设计，但没有提供任何专有信息。为了能够将信息从纸质电子表格可靠地传输到客户的模拟器，英特尔决定与 EDA 供应商和其他计算机制造商合作。IBIS开放论坛的创建是为了帮助标准化基于文本的机器可读缓冲区信息格式。IBIS 最初称为英特尔缓冲区信息表，后来更改为 I/O 缓冲区信息规范。IBIS 1.0版本于1993年发布。从那时起，IBIS开放论坛继续推广IBIS，提供工具和文档，并改进标准以增加专业领域的功能。2019年，IBIS版本7.0获得批准。这表明IBIS正在不断进步并满足技术的新需求。®

IBIS模型是如何生成的？

IBIS模型通常对器件的接收器和驱动器缓冲器行为进行建模，而不会泄露专有过程信息。这是通过提取标准IBIS缓冲元素的行为并以表格形式通过V-I和V-t数据表示来实现的。

在生成IBIS模型时，数据收集通常是开发过程的第一步。图1显示了生成IBIS模型的三个主要阶段。

图1.IBIS模型生成过程。

数据收集

为IBIS模型收集数据有两种方法：

模拟方法

这种方法需要访问器件的设计原理图、数据手册和集总RLC封装寄生效应。

工作台测量方法

这种方法需要实际单元和/或评估板、数据手册和集总RLC封装寄生效应。

图2显示了IBIS模型中描述的四个主要元素/组件的图表。

图2.IBIS模型关键字图。

连接到引脚的两个二极管负责在输入超出工作范围或功率箝位基准的缓冲器限值（通常为 VDD，以及接地钳参考，通常为接地或 –VDD，具体取决于其设计操作方式。这些二极管用作ESD箝位保护，并根据需要导通，而上拉和下拉元件负责缓冲器在高电平和低电平状态下的驱动行为。因此，上拉和下拉数据是在缓冲器处于工作模式时获取的。

这四个主要元素在模型中以电压与电流 （V-I） 数据的形式表示，在关键字 [功率钳]、[GND 钳位]、[上拉] 和 [下拉] 下。I/O缓冲器的开关行为在模型中也以电压随时间变化（V-t）数据的形式表示。

电压-电流行为关键字

[电源箝位]表示数字I/O引脚的电源箝位ESD保护二极管在高阻抗状态下相对于功率箝位基准电压源的V-I行为。

[GND箝位]表示数字I/O引脚的接地箝位ESD保护二极管在高阻抗状态下相对于接地箝位基准电压源的V-I行为。

[上拉]表示I/O缓冲器的上拉元件在驱动高电平时相对于上拉基准电压源的V-I行为。

[下拉]表示I/O缓冲器的下拉组件在驱动低电平时相对于下拉基准电压源的V-I行为。

这些关键字的数据是在 –V 的建议电压范围内获取的DD至 2 × VDD，以及三个不同的角落：典型、最小和最大。典型角表示缓冲器在标称电压、标称过程和标称温度下工作时的行为。最小转折表示缓冲器在CMOS的最小电压、最弱工艺和最高工作结温/BJT的最低工作结温下工作时的行为。最大转折表示缓冲器在CMOS的最大电压、最强工艺和最低工作结温/BJT的最高工作结温下工作时的行为。

对于引脚中扫描的每个电压，测量其相应的电流，从而获得IBIS规范在缓冲器建模时所需的电压-电流行为。这四条V-I曲线在三个角处的波形示例如图3所示。

图3.（a） 功率钳位数据、（b） 接地钳位数据、（c） 上拉数据和 （d） 下拉数据的 V-I 曲线样本波形。

切换行为

除了V-I数据外，I/O缓冲器的开关行为（以上升（低到高输出转换）和下降（从高到低输出转换）波形的形式也包含在V-t数据表中。该数据是用连接到输出的负载测量的。使用的负载通常为50 Ω，以表示典型的传输线特性阻抗。此外，最好还是使用输出缓冲器实际驱动的负载。该负载与系统中使用的传输线阻抗有关。例如，如果系统将使用 75 Ω 的走线或传输线，则用于获取 V-t 数据的推荐负载为 75 Ω。

对于标准的推/拉式CMOS，建议在IBIS模型中包括四种类型的V-t数据：

负载以V为基准时的上升波形DD

负载以地为基准时的上升波形

负载以V为基准的下降波形DD

负载以地为基准的下降波形

两个上升波形包含在模型关键字 [上升波形] 下。它描述了I/O缓冲器负载连接到V时的从低到高的输出转换DD和地面分别。另一方面，模型关键字[下降波形]下的两个下降波形描述了I/O缓冲器负载也连接到V时从高到低的转换DD和地面分别。应该注意的是，由于负载连接在输出端，预计输出摆幅不会进行完全转换。与电压-电流行为一样，电压-时间数据也是在三个不同的角落获取的。这些转换的示例如图 4 所示。

图4.I/O缓冲器开关行为的样本波形：（a）负载以V为基准的上升波形DD，（b） 负载以地为基准的上升波形，（c） 负载以 V 为基准的下降波形DD，以及 （d） 负载以地为基准的下降波形。

V-t表也是提取斜坡速率值的位置。斜坡速率是电压从一种状态切换到另一种状态的速率，取为上升或下降过渡边沿的20%至80%。斜坡速率在IBIS模型中以dV/dt比的形式列在[斜坡]关键字下，该关键字通常显示在V-t表之后。该值不包括封装寄生效应的影响，因为它仅代表固有输出缓冲器的上升时间和下降时间特性。

IBIS模型还包括仿真所依据的一些数据手册规格，例如工作电压和温度范围、输入逻辑电压阈值、时序测试负载值、缓冲电容和引脚配置。它们还包括集总RLC封装寄生效应，这在数据手册中找不到，但在高速设计系统的走线仿真时是必不可少的，因为这些寄生效应会给仿真增加负载效应。它们会影响通过传输线的信号的完整性。

宜必思格式化

本节介绍构建模型的第二阶段，也称为IBIS格式设置。收集所有必要的数据后，现在可以创建模型。IBIS模型由三个主要部分组成：主头文件、组件描述和缓冲区模型。

主标头包含有关模型的一般信息。它指定以下内容：

宜必思版本

模型关键字： [宜必思版本]

这是模型的基础。它告诉模拟器的解析器检查器文件中预期什么类型的数据;因此，它在确定模型是否通过解析器检查器方面起着重要作用。

文件名

模型关键字： [文件名]

这应该以小写格式显示文件的实际名称，使用正确的文件扩展名 .ibs。

修订号

模型关键字： [文件修订]

这有助于跟踪文件的修订级别。

日期

模型关键字： [日期]

这将显示模型的创建时间。

笔记

模型关键字： [注释]

这是为了客户对模型的参考，也就是说，如果数据是从仿真或工作台测量中获取的。

源

模型关键字：[来源]

这告诉模型的来源或模型提供者是谁。

免責聲明

模型关键字： [免责声明]

版权

模型关键字： [版权]

请注意，主标题下列出的前三项是必需的。其他项目不是必需的，但最好包括在内，因为它们添加了有关文件的其他详细信息。

图5.使用节奏模型完整性的IBIS模型中的示例主头文件。

IBIS模型的第二部分描述了组件。对于此部分，需要以下数据：

组件名称

模型关键字：[组件]

顾名思义，这是正在建模的设备的名称。

引脚列表

型号关键字：[引脚]

此部件显示在模型中，至少有三列：引脚编号、引脚名称和模型名称。此列表基于数据手册。它应反映引脚编号和引脚名称的正确匹配，以避免混淆。同样重要的是要注意，在IBIS模型中，每个引脚都有一个专用的模型名称。此型号名称不一定与数据手册中注明的引脚名称相同，因为引脚的型号名称由模型制造商自行决定。此外，某些引脚可能指向一个型号名称。具有相同设计原理图的缓冲器就是这种情况。预计它们将具有相同的行为，因此一组数据足以表示它们。

制造者

型号关键字： [制造商]

它标识要建模的组件的制造商。

封装寄生效应

型号关键字：[包装]

本项目从集总电阻、电感和电容值方面描述元件封装的电气特性。如果引脚的 RLC 寄生效应与模型中的引脚列表一起列在 [Pin] 关键字下。这提供了更准确的模型，并将覆盖 [包] 关键字下列出的 RLC 值。

图6.使用踏频模型完整性的IBIS模型中的示例组件描述。

IBIS模型的第三部分描述了缓冲模型。这是显示 I/O 缓冲区行为的地方，尤其是其 I-V 和 V-t 数据。它首先使用 [Model] 关键字标识模型名称。型号名称应与 [Pin] 关键字下的第三列中列出的名称匹配。对于每个缓冲区模型，必须指定参数Model_type。缓冲电容也必须出现在参数C_comp下，以描述从焊盘回看缓冲器时看到的电容。

可以对不同类型的缓冲区进行建模，并且每种缓冲区都适用特殊规则。下面描述了IBIS模型中四种最常见的缓冲器类型及其要求：

输入缓冲器

模型类型：输入

此模型类型需要参数 Vinl 和 Vinh 下的输入逻辑阈值值。如果未定义，模拟器使用的默认值分别为0.8 V和2 V。这些参数可帮助仿真器执行定时计算并检测信号完整性违规。

图7.使用节奏模型完整性的输入缓冲区模型的示例表示。

双态输出缓冲器

模型类型：输出

此模型类型表示始终启用的输出缓冲区，驱动高电平或低电平驱动。它包括参数 Vref、Rref、Cref 和 Vmeas 下的时序测试负载值。这些参数不是必需的，但它们在模型中的存在将有助于仿真器执行板级时序计算。

请注意，由于无法禁用这种类型的缓冲器，因此不会列出关键字 [电源钳位参考] 和 [GND 箝位参考]，以及 [电源箝位] 和 [GND 箝位] 的 V-I 表格数据。

图8.使用节奏模型完整性的双状态输出缓冲区模型的示例表示。

三态输出缓冲器

型号类型：三态

此模型类型表示输出缓冲器，该缓冲器不仅表示其高电平和低电平驱动状态，而且还表示其高阻抗状态，因为可以禁用这种类型的缓冲器。与输出模型类型一样，它还包括参数 Vref、Rref、Cref 和 Vmeas 下的时序测试载荷值。在模型中添加这些将有助于模拟器执行板级时序计算。

图9.使用节奏模型完整性的三态输出缓冲区模型的示例表示。

I/O 缓冲区

型号类型：I/O

此模型类型是输入和输出缓冲区的组合;因此，要包含在此模型中的参数是Vinl，Vinh，Vref，Rref，Cref和Vmeas。

模型制作者在生成IBIS模型时必须注意这些准则。更多内容可以在IBIS开放论坛网站的IBIS食谱中找到。必须遵循适当的建模指南;否则，模型将无法通过验证阶段。

图 10.使用节奏模型完整性的 I/O 缓冲区模型的示例表示形式。

模型验证

验证IBIS模型分为两部分：解析器测试和关联过程。

解析器测试

在构建模型时，最好使用已经具有黄金解析器的软件，该程序执行语法检查并根据模型版本的规范验证所创建IBIS模型的数据匹配。具有此功能的一些软件是Cadence Model Integrity和Hyperlynx可视化IBIS编辑器。

如果模型通过了解析器测试，这意味着生成的模型遵循标准格式和规范，V-I 数据与 V-t 数据匹配。如果没有，最好找出导致错误的原因。最简单的可能原因是模型中使用的格式或关键字可能不符合IBIS规范 - 这很容易纠正。另一种类型的错误是 V-I 和 V-t 数据匹配。发生这种情况时，错误可能出在上拉或下拉 V-I 数据或 V-t 数据中。在这种情况下，V-I 数据表示的行为与 V-t 数据表示的行为不匹配。要解决此问题，可能需要重新模拟。但在执行此操作之前，请先查看您在模型中放置的电压和负载值，并检查它们是否正确。避免花费更多时间重新仿真，因为错误的原因就像错误定义的电压值一样简单。

图 11 和图 12 分别显示了一个失败并通过解析器测试的示例 IBIS 模型。

在图 11 中，观察软件如何标记导致模型在解析器测试期间失败的错误。这使模型制作者可以轻松地在继续下一个验证步骤之前更正模型。对于此示例，错误是由于用于缓冲区的模型类型造成的。IBIS 规范要求以大写格式输入 I/O 模型类型，而在此图中，使用小写格式。

图 11.使用节奏模型完整性对失败的IBIS模型进行解析器测试。

图 12 显示了一个通过解析器测试的模型。请注意，在 Model_type 关键字中，I/O 已更改为大写格式。这解决了错误。

请注意，模型只有在通过此阶段后才能继续相关过程。

图 12.使用节奏模型完整性对通过的IBIS模型进行解析器测试。

关联过程

因此，有人可能会问，我们如何确保生成的模型的行为与实际零件一样准确？答案是关联过程。

IBIS模型有不同的质量水平/相关性：

质量水平	描述
级别 0	通过黄金解析器（伊比施克）
级别 1	按照清单文档中的定义完成和正确
2a 级	与仿真的相关性
2b 级	与测量的相关性
级别 3	以上所有内容

本文介绍质量等级2a的IBIS模型。通过解析器测试后，将模拟模型，包括添加外部负载的RLC封装寄生效应的影响。负载通常是数据手册中通常用于表征I/O缓冲器的时序测试负载值。同样，零件的设计原理图将使用相同的设置和载荷进行仿真。两个仿真的结果将被叠加，以验证生成的模型是否与基于原理图的结果的行为相匹配。在另一篇文章中，将使用开源软件介绍生成IBIS模型的用例。

为什么IBIS模型对您的仿真至关重要

IBIS 模型得到了大多数 EDA 供应商的广泛支持。它们易于使用且尺寸较小，因此可提供更快的仿真时间。它们不包含专有的工艺和电路信息，这使得大多数半导体供应商能够随时向其客户提供IBIS模型。它们展示了所有这些优势，同时准确地对器件的 I/O 行为进行了建模。

IBIS模型允许设计人员在进行电路板原型设计或制造之前预见并解决信号完整性问题。这样做可以让他们能够很好地缩短电路板开发周期，从而有助于加快上市时间。

简而言之，客户使用IBIS模型是因为在仿真中使用IBIS模型不仅有助于节省成本，还有助于节省设计、调试和从电路板设计中产生收入的时间。

审核编辑：郭婷