0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

为什么在高速PCB设计当中信号线不能多次换孔

凡亿PCB 来源:未知 2022-12-06 07:45 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

大家在进行PCB设计时过孔肯定是要接触的,那么大家知道过孔对于我们PCB信号质量影响有多大吗?在搞清楚上面这个这个问题之前我们先给大家介绍一下我们在PCB设计时过孔应该如何选取。

一般过孔种类有以下三种可以进行选择:(单位是mil)

8/16±2mil 10/20±2mil 12/24±2mil

f0897a66-74f5-11ed-8abf-dac502259ad0.png

通常我们在板子比较密的情况下会用8/16±2mil(8/14, 8/16, 8/18都可以)大小的过孔,板子比较空旷的时候可以选取12/24±2mil(12/22, 12/24, 12/26都可以)大小的过孔,那板子器件密度在两者之间则可以采用10/20±2mil(10/18, 10/20, 10/22都可以)大小的过孔。

站在经济效益上来讲我们过孔越大成本越低,所以我们要控制板子的成本的话,在满足我们设计的同时尽量把过孔设置大一点。

当然在HDI板子当中我们通常是需要用到盲埋孔,通常我们的盲孔可以设置的大小范围是4/10±2这样子,通常打在焊盘上面就可以了,但是需要注意的是不要打在焊盘的正中心,通常打在焊盘的边缘就可以了,这样在工艺处理方面会好一点。

那么我们的过孔是不是越大越好或者说越小越好呢,很显然并不是这样子的。

在工艺的角度下我们的过孔内径是不能小于板厚的1/7,为什么呢?

因为在我们的过孔小于1/7的情况下,受工艺技术的影响,无法做到过孔孔壁均匀镀铜,在不能均匀镀铜的情况下我们板子的电气性能就会受到影响。所以在我们在板子厚度较大时也要加大我们的过孔,通常板厚和最小过孔的关系如下表所示:

f0a7fd56-74f5-11ed-8abf-dac502259ad0.png

我们上面的出来的结论是通常过孔要大一点会更好,那么我们这个时候需要向大家介绍两个公式,一个是过孔寄生电容的计算公式:C=1.41εTD2/(D1-D2)另一个是寄生电感的计算公式:L=5.08h[ln(4h/d)+1]。

f0b22eca-74f5-11ed-8abf-dac502259ad0.png

附图1

f0cae51e-74f5-11ed-8abf-dac502259ad0.png

附图2

我们首先看一下过孔寄生电容计算公式:

ε:板子的介电常数,通常不同的板材他们的介电常数也不一样,T:指的是板子的厚度。

假设过孔是在GND层的情况下,D1值是过孔边缘与铜皮的避让距离(反焊盘),D2:指的是过孔的外径。

由上面的公式我们可以得出一下结论:

1、在板材和板厚不变的情况下D1越大则寄生电容越小,C与D1成反比关系。

2、在板材和厚度不变的情况下D2越大则寄生电容越大,C与D2成正比关系。

3、在板厚和D2,D1不变的情况下,板材的介电常数越大则寄生电容越大,C与ε成正比关系。

4、在介电常数以及D2,D1不变的情况下,板厚T越大则寄生电容越大。

然后我们再分析一下寄生电感计算公式:

f0cae51e-74f5-11ed-8abf-dac502259ad0.png

附图三

h:指的是过孔的长度(板子的厚度)d:指得是过孔的内径

由此我们可以得出以下结论:

1)板子厚度越薄寄生电感越小,L与h成正比关系。

2)过孔的内径越大寄生电感越小,L与d成反比关系。

在普通PCB 设计中,过孔的寄生电容和寄生电感对PCB设计的影响较小,进行常规选择即可。但在高速PCB中的过孔设计,通过上面对过孔寄生特性的分析,我们可以看到,在高速PCB设计中,看似简单的过孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响,在设计中可以尽量做到:

1)选择合理的过孔尺寸。对于多层一般密度的PCB 设计来说,选用10/20/36(钻孔/焊盘/POWER 隔离区)的过孔较好;对于电源或地线的过孔则可以考虑使用较大尺寸,以减小阻抗;

2)POWER隔离区越大越好;

3)PCB信号走线尽量不换层,也就是说尽量减少过孔;

4)使用较薄的PCB有利于减小过孔的两种寄生参数;

f0f04f98-74f5-11ed-8abf-dac502259ad0.png

当然,在设计时还需具体问题具体分析。从成本和信号质量两方面综合考虑,在高速PCB 设计时,设计者总是希望过孔越小越好,这样板上可以留有更多的布线空间,此外,过孔越小,其自身的寄生电容也越小,更适合用于高速电路。

在高密度PCB设计中,采用非穿导孔(盲埋孔)以及过孔尺寸的减小同时带来了成本的增加,而且过孔的尺寸不可能无限制地减小,它受到PCB 厂家钻孔和电镀等工艺技术的限制,在高速PCB 的过孔设计中应给以均衡考虑。

f11a810a-74f5-11ed-8abf-dac502259ad0.png

f13039e6-74f5-11ed-8abf-dac502259ad0.png

那么我们了解完了上面这些信息之后我们就知道为什么在高速PCB设计当中我们一根导线不能打过多的过孔了,过孔本身会带来寄生电容和寄生电感,过孔打的越多所带来的寄生电容和寄生电感的值也越大,所以这就是为什么很多数据手册上面会写我们布线时过孔的数量不能超过多少个(附图三),一般我们的高速信号线采取不能超过三个过孔的原则,能不打孔就不打孔。

f1676de4-74f5-11ed-8abf-dac502259ad0.png

(附图四)

声明: 本文凡亿教育原创文章,转载请注明来源!投稿/招聘/广告/课程合作/资源置换请加微信:13237418207f18ae1f2-74f5-11ed-8abf-dac502259ad0.png  

f1a136a0-74f5-11ed-8abf-dac502259ad0.jpg

为什么电路里要摆这两个电容?

f1ae3602-74f5-11ed-8abf-dac502259ad0.png

扫码添加客服微信,备注“入群”拉您进凡亿教育官方专属技术微信群,与众位电子技术大神一起交流技术问题及心得~

分享点赞在看“三连”支持! 点击“阅读原文”查看更多干货文章


原文标题:为什么在高速PCB设计当中信号线不能多次换孔

文章出处:【微信公众号:凡亿PCB】欢迎添加关注!文章转载请注明出处。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4424

    文章

    24027

    浏览量

    427273

原文标题:为什么在高速PCB设计当中信号线不能多次换孔

文章出处:【微信号:FANYPCB,微信公众号:凡亿PCB】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    沃虎电子:共模电感电源与信号线EMI抑制中的选型指南

    共模电感是抑制EMI的关键元件,分电源线信号线两类应用。电源线选型重点关注额定电流、直流电阻和共模阻抗(100MHz处几百至几千欧姆),需确保额定电流大于工作电流并预留30%余量。信号线
    的头像 发表于 04-24 19:43 199次阅读

    模拟信号线不能打过孔

    去年有个项目,16位ADC采集传感器数据,测出来噪声特别大,SNR比理论值低了将近15dB。排查了一圈,电源纹波没问题,基准电压源也很稳,ADC周围的去耦电容也加够了。最后发现问题出在一个不起眼的地方——模拟输入信号线打了个过孔,换到了内层布线。
    的头像 发表于 04-20 09:17 4215次阅读
    模拟<b class='flag-5'>信号线</b>能<b class='flag-5'>不能</b>打过孔

    高速PCB谐振威力,不容小觑

    窄频带内的跌落。 问题来了: 平面谐振腔是如何影响信号的? 关于一博: 一博科技成立于2003年3月,深圳创业板上市公司,专注于高速PCB设计、SI/PI仿真分析等技术服务,并为研
    发表于 02-03 14:36

    SMA信号线射频通信中的应用

    本文详细介绍SMA信号线射频通信中的应用,涵盖无线通信、微波系统、5G设备及射频测试领域,解析SMA信号线的频率特性、阻抗优势与应用场景,帮助工程师正确选型并提升射频系统传输稳定性。
    的头像 发表于 01-28 13:45 511次阅读
    SMA<b class='flag-5'>信号线</b><b class='flag-5'>在</b>射频通信中的应用

    PCB设计避坑指南——/槽篇

    的3D仿真图,若槽设计正确,仿真图中可清晰看到被挖空的区域。 ③尺寸把控:目前锣刀最小为0.8mm,因此隔离槽及异形槽凹位建议≥1.0mm,不能<0.8mm,否则无法加工。 PCB设计,规则先行。 希望这份避坑指南能助您扫清障
    发表于 01-23 14:01

    浅谈晶振PCB设计中的要点

    电路设计中,系统晶振时钟频率很高,干扰谐波出来的能量也强,谐波除了会从输入与输出两条线导出来外,也会从空间辐射出来,这也导致PCB设计中对晶振的布局要求严格,如果出错会很容易造成很
    的头像 发表于 12-18 17:28 1100次阅读
    浅谈晶振<b class='flag-5'>在</b><b class='flag-5'>PCB设计</b>中的要点

    高速PCB设计EMI避坑指南:5个实战技巧

    高速电路PCB设计EMI方法与技巧 一、信号走线规则 屏蔽规则: 关键高速信号线(如时钟线)
    的头像 发表于 11-10 09:25 873次阅读
    <b class='flag-5'>高速</b><b class='flag-5'>PCB设计</b>EMI避坑指南:5个实战技巧

    高速信号线是否必须选双屏蔽极细同轴线束?

    高速信号线并非“必须”使用双屏蔽极细同轴线束,而是要结合传输速率、环境干扰、空间限制与成本综合考虑;双屏蔽确实能提供更高的抗干扰能力,但在多数消费级与中速应用中,结构精良的单屏蔽线束已能稳定可靠地
    的头像 发表于 10-16 18:53 2036次阅读
    <b class='flag-5'>高速</b><b class='flag-5'>信号线</b>是否必须选双屏蔽极细同轴线束?

    技术资讯 I Allegro PCB设计中的扇出操作

    ,扇出是为印刷电路板上的表面贴装器件创建分散通的过程。上期我们介绍了布线操作中的布线优化操作,实现PCB的合理规范走线;本期我们将讲解
    的头像 发表于 09-19 15:55 7341次阅读
    技术资讯 I Allegro <b class='flag-5'>PCB设计</b>中的扇出<b class='flag-5'>孔</b>操作

    高扇出信号线优化技巧(下)

    该属性会将每个驱动程序的扇出限制告知工具,并通过指示布局器了解扇出限制来指引该工具对高扇出的负载进行分配。此属性可同时应用于 FF 与 LUT 驱动程序。当 MAX_FANOUT 值小于约束的信号线的实际扇出时,将对该信号线进行寄存器复制评估。值得注意的是,仅当时序会得到
    的头像 发表于 08-28 10:47 2060次阅读
    高扇出<b class='flag-5'>信号线</b>优化技巧(下)

    高扇出信号线优化技巧(上)

    高扇出信号线 (HFN) 是具有大量负载的信号线。作为用户,您可能遇到过高扇出信号线相关问题,因为将所有负载都连接到 HFN 的驱动程序需要使用大量布线资源,并有可能导致布线拥塞。鉴于负载分散,导致进一步增大
    的头像 发表于 08-28 10:45 2586次阅读
    高扇出<b class='flag-5'>信号线</b>优化技巧(上)

    PCB全攻略|这些设计细节,新手和老手都容易忽略!

    如果你做过PCB设计,你一定遇到过这些场景——BGA走线顺畅,却在测试中高速链路丢包;多层板做出来却翘曲变形;焊接时良率一落千丈……这些问题,很多时候不是芯片问题,也不是板厂工艺问题,而是扇
    的头像 发表于 08-20 07:34 5897次阅读
    <b class='flag-5'>PCB</b>扇<b class='flag-5'>孔</b>全攻略|这些设计细节,新手和老手都容易忽略!

    信号层为什么需要加地

    如下图所示,为了方便理解,我们PCB上只放置了两个连接器,它们的网络相同,并通过中间一段信号线连接。
    的头像 发表于 07-21 14:04 3749次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>换</b>层为什么需要加地<b class='flag-5'>孔</b>

    Allegro Skill布线功能之调整差分的线宽线

    进行高速PCB设计的过程中,当PCB板的叠层结构发生变化时,为了保持信号的完整性,我们不得不对高速
    的头像 发表于 06-06 15:46 4016次阅读
    Allegro Skill布线功能之调整差分的线宽<b class='flag-5'>线</b>距

    高速信号线跨沟对眼图抖动的影响分析

    今天讲一下高速信号线跨沟对眼图抖动的影响。Chrent高速信号跨沟及信号回流的基本概念下图所示为一个信号
    的头像 发表于 06-04 17:32 1027次阅读
    <b class='flag-5'>高速</b><b class='flag-5'>信号线</b>跨沟对眼图抖动的影响分析