一种用于3D TLC NAND的弹性纠错方案

由于3D结构的复杂性，可能会发生多种错误。特别是在高容量系统中，这些问题需要NAND闪存控制器和先进的纠错算法。

在 NAND 工艺开发中，2D NAND 在大约 10 纳米处达到了极限。由于平面NAND技术的浮动门内部的电子较少，因此3D NAND结构正在成为大容量存储系统的主流。

3D NAND结构将平面浮动门旋转90度，并将许多层堆叠在一起以增加容量。3D NAND市场的大多数参与者 - 包括三星，东芝/ WD，美光，海力士和英特尔 - 现在批量生产64层三电平单元（TLC）NAND，芯片容量为256 Gb。

利用 ECC 克服 3D NAND 的复杂性

由于3D结构的复杂性，可能会发生多种错误。这些问题包括逐层读取干扰、写入干扰和数据保留问题。特别是在高容量系统中，所有这些问题至少需要NAND闪存控制器，更具体地说，需要先进的纠错算法。

遗憾的是，多级单元 （MLC） NAND 技术中使用的传统博世-乔杜里-霍昆海姆 （BCH） 纠错码 （ECC） 算法对于 3D TLC NAND 来说是不够的。需要更强大的低密度奇偶校验 （LPDC） ECC 算法。

LPDC ECC 使用硬件和软件机制来纠正位错误。硬件机制可以纠正每 1 KB 超过 120 位的错误，而软件机制使用更复杂的纠错方法来解决几乎两倍的错误。但是，尽管它们更强大，但基于软件的ECC操作需要更长的时间来执行。

除了硬件和软件校正机制外，3D NAND还需要一种防止大规模数据丢失的方法。这意味着必须在NAND控制器内部实现RAID功能，该功能可以解决LPDC ECC算法无法纠正的错误，例如整页错误或多个数据页的损坏。当然，此RAID功能需要一些额外的内存用于奇偶校验和额外的计算资源，但为了确保SSD上的数据是安全的，这是非常值得的。

3D TLC NAND 器件的安全数据序列

图 1 显示了固态硬盘控制器的 LDPC ECC 序列，包括上述 RAID 功能。在步骤中，SSD 控制器必须实现的 ECC 序列如下所示：

首先使用硬件机制（硬件决策）

如果步骤 1 失败，请尝试实现不同的 Vth（NAND 状态的电压电平）以获得最低的误码率，也称为读移或读取重试

接下来，实施软件机制（软件决策）来纠正错误

如果所有其他方法都失败了，请使用内部 RAID 功能

图 1.在 3D TLC NAND 控制器上实现此 ECC 方案提供了一个纠正位错误的过程，该错误从资源密集程度最低变为功能最强大。

更可靠的 3D 薄型液晶显示器

3D TLC NAND代表存储介质中的拐点，提供更低的每比特成本和更少的占用空间。然而，为了使市场扩展到嵌入式行业，该技术需要为位纠错提供一套可持续的、可扩展的解决方案。

通过实现上述LPDC ECC序列，该序列以NAND控制器上强大的RAID功能终止，UDInfo认为，对于未来基于3D TLC的NAND设备，可以保证SSD质量和数据完整性。

审核编辑：郭婷