0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence Allegro背钻设置详细介绍教程

凡亿PCB 来源:凡亿教育 作者:凡亿教育 2022-10-20 09:38 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

背钻其实就是控深钻比较特殊的一种,在多层板的制作中,例如12层板的制作,我们需要将第1层连到第9层,通常我们钻出通孔(一次钻),然后陈铜。这样第1层直接连到第12层,实际我们只需要第1层连到第9层,第10到第12层由于没有线路相连,像一个柱子,如图1所示。

这个柱子影响信号的通路,在通讯信号会引起信号完整性问题。所以将这个多余的柱子(业内叫STUB)从反面钻掉(二次钻)。所以叫背钻,但是一般也不会钻那么干净,因为后续工序会电解掉一点铜,且钻尖本身也是尖的。所以PCB厂家会留下一小点,这个留下的STUB的长度叫B值,一般在50-150UM范围为好。

1、执行菜单命令,选择Edit->Properties,激活属性命令,如图2所示。

c52f957a-5016-11ed-a3b6-dac502259ad0.png

▲图1 背钻孔示意图

c5782aec-5016-11ed-a3b6-dac502259ad0.png

▲图2 背钻孔示意图

2、在激活“property edit”的命令状态下,find面板中只勾选nets对象。

3.然后选择要背钻的网络,随即会自动弹出“Edit Properties”对话框,左边的选项栏中选择“Backdrill_max_pth_stub”选项增加背钻属性,背钻Stub值可以填8,但是工厂加工能力可能达不到,此Stub值意义不大,随后点击”Apply”

c5894dcc-5016-11ed-a3b6-dac502259ad0.png

c59b68b8-5016-11ed-a3b6-dac502259ad0.png

4.选择Manufacture->NC->Bacdrill Setup and Analysis…进入背钻层设置

c5d725a6-5016-11ed-a3b6-dac502259ad0.png

5.设置需要背钻的层,如需要背钻的信号分布在Layer5、Layer8,背钻从Botom->Top方向背钻,将要钻掉的层设置分别设置为Bottom->Layer6、Bottom->Layer9,设置如下。

c5fd517c-5016-11ed-a3b6-dac502259ad0.png

c6083240-5016-11ed-a3b6-dac502259ad0.png

c61e8e0a-5016-11ed-a3b6-dac502259ad0.png

c679236a-5016-11ed-a3b6-dac502259ad0.png

c6a39654-5016-11ed-a3b6-dac502259ad0.jpg

6、选择Manufacture->NC->Drill Legend输出背钻符号

c6aae86e-5016-11ed-a3b6-dac502259ad0.png

c6d8d2ce-5016-11ed-a3b6-dac502259ad0.png

c6e9c4b2-5016-11ed-a3b6-dac502259ad0.png

c6a39654-5016-11ed-a3b6-dac502259ad0.jpg

7.选择Manufacture->NC Drill输出钻孔文件

c743e97e-5016-11ed-a3b6-dac502259ad0.png

c772e8c8-5016-11ed-a3b6-dac502259ad0.png

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4391

    文章

    23746

    浏览量

    420855
  • 电解
    +关注

    关注

    1

    文章

    82

    浏览量

    18312
  • allegro
    +关注

    关注

    42

    文章

    757

    浏览量

    149506

原文标题:Cadence Allegro背钻设置详细介绍教程

文章出处:【微信号:FANYPCB,微信公众号:凡亿PCB】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    2025 Cadence 中国技术巡回研讨会即将开启 ——系统设计与分析专场研讨会(上海站)

    Cadence 在 PCB 设计与封装设计及多物理场分析的前沿进展,聚焦 Allegro X、Sigrity、Optimality、Celsius、Clarity 等工具的创新应用,涵盖 AI 驱动设计、高速信号
    的头像 发表于 10-20 16:09 542次阅读
    2025 <b class='flag-5'>Cadence</b> 中国技术巡回研讨会即将开启 ——系统设计与分析专场研讨会(上海站)

    高速PCB板DDR5数据信号的长STUB要吗?

    尽量保持短stub层走线,至于是否一定要,还是要看情况,大多数情况下还是可以不用的,毕竟需要额外增加成本,可以优先走stub短的层。如果实在避免不了长stub的层,我们还是可以
    发表于 09-28 11:25

    高速PCB板DDR5数据信号的长STUB要吗?

    上次说了过孔stub对DDRx地址信号的影响,这次我们就来看看数据信号的长stub是否要
    的头像 发表于 09-28 11:22 473次阅读
    高速PCB板DDR5数据信号的长STUB要<b class='flag-5'>背</b><b class='flag-5'>钻</b>吗?

    PCB为啥现在行业越来越流行“浅”了?

    可能是大家想象不到的,1dB,5dB,10dB,20dB甚至更大都有可能。 So,一套专门为提升有stub的过孔性能的加工工艺就应运而生了,那就是,简单的流程就像下面这样了。 当然,我们也知道,本身
    发表于 08-18 16:30

    PCB为啥现在行业越来越流行“浅”了?

    偷偷地跟大伙说,在PCB加工上做过最出格的事,就是哪怕只有10mil-stub(残桩)的过孔,我都硬着头皮要求板厂给我去做。。。
    的头像 发表于 08-18 16:27 670次阅读
    PCB为啥现在行业越来越流行“浅<b class='flag-5'>背</b><b class='flag-5'>钻</b>”了?

    毫米之间定成败:PCB深度设计与生产如何精准把控

    一寸短,一寸险。PCBstub的长短与PCB信号完整性的成败有很大的关系,走进一博PCB新工厂,为你揭秘,从设计到生产如何精准1-4mil的stub长度。
    的头像 发表于 08-06 17:41 626次阅读
    毫米之间定成败:PCB<b class='flag-5'>背</b><b class='flag-5'>钻</b>深度设计与生产如何精准把控

    毫米之间定成败:PCB深度设计与生产如何精准把控

    (≥3mm):采用 “分步”,先浅深度(如目标深度 2mm,分两次各 1mm),减少单次钻孔的应力变形。 多层异质材料:如 PCB 含陶瓷或金属芯层,需针对不同材料分段
    发表于 07-28 14:20

    别让孔偏毁了信号!PCB 的 XY 精准度如何做到分毫不差?

    高速先生成员--王辉东 上期文章SI大神黄刚写一篇在于STUB的文章《PCB仿真结果天下无敌,板厂加工让你一败涂地》,十分火爆,讲了一博PCB新工厂做出来的stub的效果特别好
    发表于 07-22 10:25

    别让孔偏毁了信号!PCB 的 XY 精准度如何做到分毫不差?

    ​在 PCB 的微观世界里,每一次钻头的起落都像是在毫米见方的 “画布” 上绣花 ——让钻尖精准对准微米级的靶心,确保 XY 方向的精度,又要在多层板的 “肌理” 中深浅有度,既不能多一丝损伤
    的头像 发表于 07-22 10:24 632次阅读
    别让孔偏毁了信号!PCB <b class='flag-5'>背</b><b class='flag-5'>钻</b>的 XY 精准度如何做到分毫不差?

    众阳电路钻工艺技术简介

    ,其实就是控深比较特殊的一种,在多层板的制作中,例如20层板的制作,需要将第1层连到第10 层,通常我们钻出通孔(一次),然后沉铜+电镀。这样第1层直接连到第20层,实际我们只
    的头像 发表于 06-03 15:00 831次阅读
    众阳电路<b class='flag-5'>背</b>钻工艺技术简介

    Cadence SPB OrCAD Allegro22.1安装包

    包括了Capture原理图设计、PSpice仿真、Alelgro PCB Editor及PCB SI组件 系统需求Cadence SPB 22.1 的安装包不再支持Windows 7 以及
    发表于 05-22 16:50 6次下载

    Cadence SPB OrCAD Allegro24.1安装包

    包括电路设计、仿真分析、PCB布线以及封装技术等多种应用,Cadence 已于2024年9月份发布了最新的Cadence SPB OrCAD X and Allegro X v24.10版本,带来了若干的新特性,涵盖了 PCB
    发表于 05-22 16:45 28次下载

    信号完整性的守护者:技术

    (BackDrilling)是高速PCB设计中的一项关键工艺技术,特别在EDA(电子设计自动化)行业中得到广泛应用。随着信号速率不断提高,这项技术变得越来越重要。的基本概念
    的头像 发表于 03-19 18:29 1556次阅读
    信号完整性的守护者:<b class='flag-5'>背</b><b class='flag-5'>钻</b>技术

    设计与生产:技术解析及应用

    是一种特殊的控深技术,用于多层PCB板的制造。例如,在12层板中,如果需要将第1层连接到第9层,通常会先进行一次钻孔(通孔)并沉铜,这样会导致第1层直接连接到第12层。实际上,我们只需要第1层
    的头像 发表于 12-24 18:15 3555次阅读
    <b class='flag-5'>背</b><b class='flag-5'>钻</b>设计与生产:技术解析及应用

    设计与生产:技术解析及应用

    是一种特殊的控深技术,用于多层PCB板的制造。例如,在12层板中,如果需要将第1层连接到第9层,通常会先进行一次钻孔(通孔)并沉铜,这样会导致第1层直接连接到第12层。实际上,我们只需要第1层
    发表于 12-24 18:12