0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AMD宣布所有7系列FPGA和自适应SoC的支持将延长至 2035 年

Xilinx赛灵思官微 来源:Xilinx赛灵思官微 作者:Xilinx赛灵思官微 2022-10-11 09:20 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

我们的 28 纳米 AMD 赛灵思 7 系列器件持续广受欢迎,为工业、汽车、测试测量以及医疗市场的客户提供世界一流的技术与领先功能。这些细分市场的客户需要更长的产品寿命,通常要求 15 年的生命周期,许多产品还支持更长的生命周期。

延长产品生命周期

考虑到以上需求,AMD 赛灵思很高兴正式宣布,对所有 7 系列 FPGA 和自适应 SoC 的支持将至少延长至 2035 年。这其中包括我们的成本优化型 Spartan-7 和 Artix-7 FPGA、我们的整个 Zynq-7000 SoC 产品组合,以及 Kintex-7 与 Virtex-7 FPGA。所有速率和温度等级均包含在内。

7 系列器件在 AMD 赛灵思产品组合中拥有独特地位,今后多年里仍将是新设计的理想选择。

Spartan-7 FPGA 能以小型封装提供高单位功耗性能

Artix-7 FPGA 能以低功耗提供高收发器带宽

Zynq-7000 SoC 将基于 Arm 处理器的软件可编程性与 FPGA 的硬件可编程性相结合

我们郑重承诺支持长产品生命周期。由于产业在 2022 年及今后普遍面临供应链挑战,决定在项目中选用哪款器件来开展设计,比以往任何时候都更为重要。如果选用的器件在一年后便来到生命周期尽头,设计成本就会颇为高昂。

尽管一些器件推出已十年有余,我们仍向我们的 7 系列客户做出这份正式承诺,帮助他们坚定信心继续沿用现有 7 系列设计,同时基于功能十分多样的 7 系列技术开发全新项目。

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    20154

    浏览量

    247485
  • amd
    amd
    +关注

    关注

    25

    文章

    5652

    浏览量

    139060
  • soc
    soc
    +关注

    关注

    38

    文章

    4518

    浏览量

    227688

原文标题:AMD 延长全部赛灵思 7 系列器件产品生命周期至少至 2035 年

文章出处:【微信号:赛灵思,微信公众号:Xilinx赛灵思官微】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    AMD Vivado Design Suite 2025.2版本现已发布

    AMD Vivado Design Suite 2025.2 版本现已发布,新增对 AMD Versal 自适应 SoC 的设计支持,包含新
    的头像 发表于 12-09 15:11 320次阅读

    AMD Versal自适应SoC内置自校准的工作原理

    本文提供有关 AMD Versal 自适应 SoC 内置自校准 (BISC) 工作方式的详细信息。此外还详述了 Versal 的异步模式及其对 BISC 的影响。
    的头像 发表于 10-21 08:18 3884次阅读

    高压放大器驱动:基于FPGA的SPGD自适应光学控制平台的探索

    实验名称: 基于FPGA的SPGD自适应光学控制平台整体设计 测试目的: 在分析优化式自适应光学系统平台的基础上,结合SPGD算法原理以及项目实际需求,对SPGD自适应光学控制平台进行
    的头像 发表于 10-11 17:48 684次阅读
    高压放大器驱动:基于<b class='flag-5'>FPGA</b>的SPGD<b class='flag-5'>自适应</b>光学控制平台的探索

    如何在AMD Vitis Unified 2024.2中连接到QEMU

    在本篇文章我们学习如何在 AMD Vitis Unified 2024.2 中连接到 QEMU。 这是本系列的第 2 篇博文。要了解如何设置和使用 QEMU + 协同仿真,请参阅开发者分享|在
    的头像 发表于 08-06 17:24 1516次阅读
    如何在<b class='flag-5'>AMD</b> Vitis Unified 2024.2中连接到QEMU

    AMD Versal自适应SoC上使用QEMU+协同仿真示例

    在任意设计流程中,仿真都是不可或缺的关键组成部分。它允许用户在无任何物理硬件的情况下对硬件系统进行确认。这篇简短的博客介绍如何使用 QEMU + 协同仿真来对 AMD Versal 自适应
    的头像 发表于 08-06 17:21 1708次阅读
    在<b class='flag-5'>AMD</b> Versal<b class='flag-5'>自适应</b><b class='flag-5'>SoC</b>上使用QEMU+协同仿真示例

    基于FPGA LMS算法的自适应滤波器设计

    自适应滤波是近几十发展起来的信号处理理论的的新分支。随着人们在该领域研究的不断深入,自适应处理的理论和技术日趋完善,其应用领域也越来越广泛。自适应滤波在通信、控制、语言分析和综合、地
    的头像 发表于 07-10 11:25 3119次阅读
    基于<b class='flag-5'>FPGA</b> LMS算法的<b class='flag-5'>自适应</b>滤波器设计

    AMD Spartan UltraScale+ FPGA 开始量产出货

    边缘应用而设计,为业经验证的 UltraScale+ FPGA自适应 SoC 产品组合带来了现代化的连接、后量子密码等功能。 三款最低
    的头像 发表于 06-18 10:32 2030次阅读
    <b class='flag-5'>AMD</b> Spartan UltraScale+ <b class='flag-5'>FPGA</b> 开始量产出货

    利用AMD VERSAL自适应SoC的设计基线策略

    您是否准备将设计迁移到 AMD Versal 自适应 SoC?设计基线是一种行之有效的时序收敛方法,可在深入研究复杂的布局布线策略之前,帮您的 RTL 设计奠定坚实的基础。跳过这些步骤可能会导致
    的头像 发表于 06-04 11:40 619次阅读

    适用于Versal的AMD Vivado 加快FPGA开发完成Versal自适应SoC设计

    设计、编译、交付,轻松搞定。更快更高效。 Vivado 设计套件提供经过优化的设计流程,让传统 FPGA 开发人员能够加快完成 Versal 自适应 SoC 设计。 面向硬件开发人员的精简设计流程
    的头像 发表于 05-07 15:15 1057次阅读
    适用于Versal的<b class='flag-5'>AMD</b> Vivado  加快<b class='flag-5'>FPGA</b>开发完成Versal<b class='flag-5'>自适应</b><b class='flag-5'>SoC</b>设计

    第二代AMD Versal Premium系列SoC满足各种CXL应用需求

    第二代 AMD Versal Premium 系列自适应 SoC 是一款多功能且可配置的平台,提供全面的 CXL 3.1 子系统。该系列
    的头像 发表于 04-24 14:52 984次阅读
    第二代<b class='flag-5'>AMD</b> Versal Premium<b class='flag-5'>系列</b><b class='flag-5'>SoC</b>满足各种CXL应用需求

    面向AI与机器学习应用的开发平台 AMD/Xilinx Versal™ AI Edge VEK280

    解读: *附件:VEK280_用户指南 开发手册.pdf 一、核心配置与架构 ​ 自适应SoC芯片 基于AMD Versal™ AI Edge系列VE2802
    的头像 发表于 04-11 18:33 2064次阅读
    面向AI与机器学习应用的开发平台 <b class='flag-5'>AMD</b>/Xilinx Versal™ AI Edge VEK280

    GLAD应用:大气像差与自适应光学

    ^-1^ 。 自适应模型中,假设所有的驱动器都是一样的并且均匀分布在一个正方形的口径中,用户可以自定义驱动器影响函数的空间宽度。对于空间波长大于用户自定义空间宽度的成分,自适应默认完全校正。 引入
    发表于 03-10 08:55

    AMD Versal自适应SoC器件Advanced Flow概览(下)

    AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自动为所有 AMD Versal 自适应 So
    的头像 发表于 01-23 09:33 1375次阅读
    <b class='flag-5'>AMD</b> Versal<b class='flag-5'>自适应</b><b class='flag-5'>SoC</b>器件Advanced Flow概览(下)

    AMD Versal自适应SoC器件Advanced Flow概览(上)

    在最新发布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是启用了仅适用于 AMD Versal 自适应 SoC 器件的 Advanced Flo
    的头像 发表于 01-17 10:09 1197次阅读
    <b class='flag-5'>AMD</b> Versal<b class='flag-5'>自适应</b><b class='flag-5'>SoC</b>器件Advanced Flow概览(上)

    AMD Versal自适应SoC DDRMC如何使用Micron仿真模型进行仿真

    AMD Versal 自适应 SoC 器件上 DDR4 硬核控制器 DDRMC 跑仿真时,按照 IP 的默认设置,在 IP wizard 中使能了“Internal Responder”,就可以
    的头像 发表于 01-10 13:33 1404次阅读
    <b class='flag-5'>AMD</b> Versal<b class='flag-5'>自适应</b><b class='flag-5'>SoC</b> DDRMC如何使用Micron仿真模型进行仿真