0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

从平头哥无剑600看RISC-V的高性能之路

Felix分析 来源:电子发烧友网 作者:吴子鹏 2022-09-13 10:01 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

电子发烧友网报道(文/吴子鹏)目前,距离2022RISC-V中国峰会上阿里平头哥发布无剑600已经过去了很多天了,不过产业界对于RISC-V发力高性能运算市场的讨论声却愈发趋向鼎沸,不见消退之势。

那么,本文我们就再次透过无剑600及SoC原型“曳影1520”来看一下RISC-V进军高性能运算市场的前路,哪些方面是有迹可循的,哪些方面需要基于RISC-V架构进行原始创新。

首先,我们还是简单回顾一下无剑600这个芯片平台。根据平头哥半导体副总裁孟建熠的介绍,无剑600平台是全球RISC-V性能最高的可量产SoC芯片设计平台:它支持4核高性能RISC-V处理器,最高主频可达2.5GHz,实现了CPU+XPU异构架构的全面优化;支持64位LPD-DR4X,最高吞吐率4266MT;整合4TOPs的Int8AI算力;全流程满足GPTEE国际安全标准。

为了证明无剑600这条路是可行的,是能够走通的,因此平头哥基于无剑600平台“打样”了曳影1520。那么,上述这些就是背景了。汇总起来就是,平头哥的无剑600为RISC-V提供了一个方法论,帮助产业界跨越了很多原始创新。

虽然业界都很关注无剑600平台,不过目前少有人从其上面去推断接下来一段时间RISC-V该如何走?RISC-V的高性能如何从核心层面延伸到芯片平台?

主频提升的挑战

首先,走向高性能,基于RISC-V实现的芯片需要实现高主频,无剑600的最高主频可达2.5GHz。如果大家将无剑600和现在基于RISC-V实现的MCU去比对,会发现这之间的跨度非常大,因为目前很多该类型的MCU主频均低于200MHz。

对于计算芯片而言,主频的高低是性能的一个典型特征,在不考虑能耗和散热等问题的情况下,主频越高芯片迸发的性能会越强劲,CPU的性能=时钟频率*IPC(IPC即一个时钟周期完成的指令数),这也就是为什么硬件发烧友会热衷于做英特尔AMD芯片的超频,因为这是对性能的极致压榨。

因此对于RISC-V做高性能计算芯片而言,第一个要解决的问题就是频率升高带来的功耗和散热问题。此外,主频提升还会带来芯片流水线设计的挑战,以及对工艺和散热体系有了更高的要求。

同质多核的挑战

其次,英特尔和AMD在本世纪初的斗争已经表明,单纯提升单核主频是一条并不明智的路线,多核协同是现阶段的主要途径。我们从无剑600来看,它最多可以支持四核。过往笔记本和服务器处理器的多核属于同质多核,核心都叫CPU,传统MCU和MPU的多核基本也是如此。多核能够在工作负载处理上带来显著的提升,比单核提升主频要有效的多。

然而,同质多核一个典型的改变是并行架构和程序的设计转变,从单核到多核,这方面会有本质性的改变,便会带来巨大的设计挑战,对软件程序也有更高的要求。并且,在多核设计的过程中,就会出现内存争夺和资源争夺,也就是系统调配需要能够顺从并发程序,否则资源利用率将大打折扣。此外,多核在系统新的时间动态下会出现新的错误类型,这在传统CPU方面已经证明过了,如何解决这些新问题、新BUG,也是一个挑战。

异构多核的挑战

从当前的计算芯片发展趋势,以及无剑600的布局来看,未来异构计算是一个必然的趋势,让专业的人做专业的事情,这就是异构计算的精髓所在。根据相关统计数据,仅仅是中国市场,异构计算类型的服务器市场规模到2023年就将达到44.5亿美元,比2019年翻倍还要多。

正如上面介绍提到的,无剑600实现了CPU+XPU异构架构的全面优化。XPU是异构计算的典型特征,成为半导体芯片厂商竞争的新赛道,包括DPU、APU、TPU、IPU等多种类型,就像DPU性能描述的那样,它是处理CPU处理不好,而GPU处理不了的任务,其他的XPU其实出发点也是类似的。

从RISC-V架构优势来看,其开源、模块化、可扩展的特性和XPU理念是不谋而合的,能够帮助异构计算塑造更多类型的XPU核心,帮助完成处理器内部多核的多元化,实现CPU的任务卸载,让CPU回顾系统调度的本质工作。

然而异构多核就意味着系统设计更加复杂,需要更好的硬件系统平衡性来达到最佳的性能,并且需要统一的标准,这些层面RISC-V都处于建设中的状态,因此需要双轨并进,那么挑战自然就会大得多。

RISC-V的老生常谈

对于RISC-V而言,上面的挑战虽然大,不过相较于接下来的这个挑战,那些挑战都更容易克服,都不叫事儿。

很多业者都认同的是,对于RISC-V而言,成败只看生态。

目前RISC-V已经明确了此后一段时间里操作系统的目标——LinuxRTOS和安卓。不过,虽然无剑600成功适配了Linux、安卓等诸多操作系统,不过还需要解决软件生态的问题。综合而言,RISC-V要解决的生态短板包括IP、设计工具、工具链、基础软件和应用研发等多个层面,对于冲击高性能计算市场的RISC-V而言,这些方面当前更显贫瘠,但却是一个绕不开的坎。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • RISC-V
    +关注

    关注

    49

    文章

    2941

    浏览量

    53519
  • 阿里平头哥
    +关注

    关注

    0

    文章

    9

    浏览量

    1956
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    新思科技邀您共赴2026玄铁RISC-V生态大会

    作为芯片到系统的工程解决方案的全球领导者,新思科技积极投入 RISC-V 生态建设,与国内合作伙伴深度合作,共同推动 RISC-V 技术创新。作为玄铁首批
    的头像 发表于 03-19 17:41 1727次阅读

    RISC-V创新中心联合达摩院玄铁发布芯片设计平台定制版

    RISC-V开源芯片产业再迎新利好。今天(3月17日),在RISC-V创新中心玄铁技术应用交流会暨2026玄铁生态大会巡讲(苏州站)活动现场,RISC-V创新中心联合达摩院玄铁正式发布“
    的头像 发表于 03-18 16:30 457次阅读

    Tenstorrent与AutoCore宣布战略合作,以AutoCore.OS赋能高性能RISC-V汽车计算

    解决方案。 2025年12月4日,中国上海——Tenstorrent宣布其高性能RISC-V CPU——TT-Ascalon™现已正式上市。RISC-V是一种开源指令集架构(ISA)规范,正在全球范围内
    的头像 发表于 12-04 15:40 866次阅读
    Tenstorrent与AutoCore宣布战略合作,以AutoCore.OS赋能<b class='flag-5'>高性能</b><b class='flag-5'>RISC-V</b>汽车计算

    为什么RISC-V是嵌入式应用的最佳选择

    最近RISC-V基金会在社交媒体上发文,文章说物联网和嵌入式系统正在迅速发展,需要更高的计算性能、更低的功耗和人工智能。RISC-V是为未来而建的,包括超高效的MCU到高性能应用处理器
    的头像 发表于 11-07 10:09 1790次阅读

    使用平头池CDK点亮RV-STAR的板载LED

    也是百度的。 最后最后再说一下,国产RISC-V单片机,北京兆易GD32VF103,勘智K210,平头CH2601, 南京沁恒CH32V103 ......(此处请自行脑补国产其
    发表于 11-05 10:36

    大湾区RISC-V生态全景展示:RISC-V生态发展论坛、开发者Workshop和生态应用专区

    ),正以前所未有的速度学术走向产业,嵌入式走向高性能计算等全场景应用。数百万计的生态开发者,还有政府和资本的加持,你将如何把握这一历史性机遇?如何深度融入蓬勃发展的RISC-V生态
    的头像 发表于 10-13 09:18 718次阅读
    大湾区<b class='flag-5'>RISC-V</b>生态全景展示:<b class='flag-5'>RISC-V</b>生态发展论坛、开发者Workshop和生态应用专区

    明晚开播 |开源芯片系列讲座第28期:高性能RISC-V微处理器芯片

    鹭岛论坛开源芯片系列讲座第28期「高性能RISC-V微处理器芯片」明晚(30日)20:00精彩开播期待与您云相聚,共襄学术盛宴!|直播信息报告题目高性能RISC-V微处理器芯片报告简介
    的头像 发表于 07-29 17:02 1497次阅读
    明晚开播 |开源芯片系列讲座第28期:<b class='flag-5'>高性能</b><b class='flag-5'>RISC-V</b>微处理器芯片

    时擎科技亮相2025 RISC-V中国峰会,深度解析高性能RISC-V SoC技术挑战与创新

    2025年7月16-18日,第五届RISC-V中国峰会在上海张江科学会堂成功举办,作为全球RISC-V领域顶级盛会之一,本届峰会汇聚了数百家企业、研究机构及开源社区,共同探讨RISC-V生态
    的头像 发表于 07-21 17:37 1824次阅读
    时擎科技亮相2025 <b class='flag-5'>RISC-V</b>中国峰会,深度解析<b class='flag-5'>高性能</b><b class='flag-5'>RISC-V</b> SoC技术挑战与创新

    知合计算:RISC-V架构创新,阿基米德系列高性能计算

    在2025 RISC-V中国峰会上,知合计算处理器设计总监刘畅就高性能RISC-V处理器架构探索与实践进行了精彩分享。 在以X86和ARM为代表的处理器架构之下,RISC-V
    的头像 发表于 07-18 14:17 2953次阅读
    知合计算:<b class='flag-5'>RISC-V</b>架构创新,阿基米德系列<b class='flag-5'>剑</b>指<b class='flag-5'>高性能</b>计算

    孟建熠:攀登 RISC-V 高性能高峰,打造标杆产品

    RISC-V高性能计算领域的崛起,是近年来全球芯片架构竞争的重要趋势之一。其开源、灵活、可扩展的特性,使其在高性能处理器设计、人工智能算力优化、服务器芯片等领域展现出强劲的发展势头。在第五届
    发表于 07-17 15:56 5018次阅读

    直播预约 |开源芯片系列讲座第28期:高性能RISC-V微处理器芯片

    鹭岛论坛开源芯片系列讲座第28期「高性能RISC-V微处理器芯片」7月30日(周三)20:00精彩开播期待与您云相聚,共襄学术盛宴!|直播信息报告题目高性能RISC-V微处理器芯片报告
    的头像 发表于 07-14 17:34 1427次阅读
    直播预约 |开源芯片系列讲座第28期:<b class='flag-5'>高性能</b><b class='flag-5'>RISC-V</b>微处理器芯片

    兆松科技发布高性能RISC-V编译器ZCC 4.0.0版本

    近日,兆松科技(武汉)有限公司(以下简称“兆松科技”)宣布正式发布高性能 RISC-V 编译器 ZCC 4.0.0 版本。新版本在性能优化、厂商自定义指令支持和软件库等方面实现全面升级,并同步推出
    的头像 发表于 06-27 14:48 3699次阅读
    兆松科技发布<b class='flag-5'>高性能</b><b class='flag-5'>RISC-V</b>编译器ZCC 4.0.0版本

    智芯公司RISC-V高性能CPU芯片获得权威认可

    近日,智芯公司自主研发的RISC-V高性能CPU芯片通过工信部直属中国电子技术标准化研究院赛西实验室检测,标志着智芯公司在RISC-V高性能CPU芯片领域取得关键突破,自主研发实力获得
    的头像 发表于 06-16 17:32 1749次阅读

    Condor使用Cadence托管云服务开发高性能RISC-V微处理器

    Condor 是一家美国初创企业,致力于开发高性能 RISC-V 微处理器。公司的目标是通过创新技术彻底革新整个行业,打破高性能计算的极限。
    的头像 发表于 05-08 09:03 1283次阅读

    RISC-V赛道的“硬核”突围之路

    RISC-V作为一种开源指令集架构(ISA),近年来在全球范围内迅速崛起,有望重塑半导体产业格局。芯片设计公司到软件开发商,学术研究机构到行业巨头,都在积极探索RISC-V的应用和
    的头像 发表于 04-24 15:34 669次阅读
    <b class='flag-5'>RISC-V</b>赛道的“硬核”突围<b class='flag-5'>之路</b>