0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence推出新一代CXL VIP和系统VIP工具

Cadence楷登 来源:Cadence楷登 作者:Cadence楷登 2022-08-10 10:14 次阅读

新一代 CXL VIP 和系统 VIP 工具提供了更快的测试路径,并符合最新标准的要求

中国上海,2022 年 8 月 10 日 —— 楷登电子(美国 Cadence 公司NASDAQ:CDNS)今日宣布推出业界首个针对 Compute Express Link(CXL)3.0 标准的验证 IP(VIP)和系统级 VIP(系统 VIP),以加速新技术的采用。Cadence CXL 3.0 VIP与 Cadence PCI Express(PCIe)6.0 VIP 集成,提供了从 IP 到系统级芯片(SoC)的完整解决方案,助力用户成功设计高性能数据中心应用。

Cadence CXL VIP 采用了高性能的建模方式,使设计师能够快速、全面地完成功能验证,同时减少工作量,更大程度确保设计按预期运行。CXL VIP 采用了 Cadence TripleCheck 技术,它提供了一套符合协议规范的验证计划,并链接到全面的覆盖率模型和强大的测试套件,以确保待测设计符合协议规范。

Cadence 系统 VIP 解决方案也根据最新的CXL规范进行了扩展。该解决方案包括用于 CXL 的 System Traffic Library,可提供在软件仿真硬件仿真中无缝运行的即用型 SoC 级测试,还包括用于从 CXL 到 DDR 的自动性能分析的 System Performance Analyzer,以及提供自动一致性和数据完整性检查的 System Scoreboard。

“CXL 是一项正在快速发展的颠覆性技术,早期采用者需要有能力验证并确保符合规范,以实现最快的 IP 验证收敛路径,”Intel Corporation 技术倡议总监 Jim Pappas 说,“我们很高兴看到 Cadence 为最新的标准(包括最新的 CXL 3.0 协议)提供了先进的验证解决方案。”

“CXL 已经成为超大规模、数据中心和云应用的基础,随着 CXL 3.0 规范的发布,需要使用能够满足最新要求的工具,确保早期采用者可以成功构建和验证他们的系统级芯片,”Cadence 公司资深副总裁兼系统与验证事业部总经理 Paul Cunningham 表示,“Cadence CXL VIP 和系统 VIP 用途广泛,具有高度差异化,且经过行业验证。Cadence 支持业界最新的规范并为 IP 和 SoC 层面提供率先上市的验证解决方案,助力客户快速实现新标准,如 CXL 3.0。”

全新 VIP 解决方案是更广泛的 Cadence 验证全流程的一部分,其中包括 Palladium Z2 硬件仿真加速系统、Protium X2 原型验证系统、Xcelium 仿真平台、Jasper 形式化验证平台、Helium 虚拟和混合验证平台、以及 vManager 验证管理平台。Cadence 的验证全流程可提供最高的验证吞吐率,用最少的时间和金钱投入找到缺陷。VIP 解决方案和验证全流程工具支持公司的智能系统设计(Intelligent System Design)战略,旨在实现 SoC 卓越设计。

审核编辑:汤梓红
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • soc
    soc
    +关注

    关注

    38

    文章

    3743

    浏览量

    215655
  • Cadence
    +关注

    关注

    62

    文章

    881

    浏览量

    140787
  • vip
    vip
    +关注

    关注

    0

    文章

    6

    浏览量

    7186

原文标题:Cadence 推出业界首个用于 CXL 3.0 的验证 IP 和系统 VIP,加速超大规模系统级芯片设计

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    维信诺ViP AMOLED产品特点

    维信诺ViP AMOLED量产项目首片模组成功点亮。这标志着ViP技术量产工艺全线跑通,完成了向大规模量产的关键一跃。
    发表于 12-29 14:57 215次阅读
    维信诺<b class='flag-5'>ViP</b> AMOLED产品特点

    ViP AMOLED产品特点详解

    ViP技术是维信诺全球首发的无金属掩模版RGB自对位像素化技术,全称维信诺智能像素化技术(Visionox intelligent Pixelization,ViP),该技术可以显著提高AMOLED
    的头像 发表于 12-18 16:05 498次阅读
    <b class='flag-5'>ViP</b> AMOLED产品特点详解

    维信诺ViP AMOLED量产项目首片模组成功点亮

    12月15日,维信诺ViP AMOLED量产项目首片模组成功点亮。这标志着ViP技术量产工艺全线跑通,完成了向大规模量产的关键一跃。
    的头像 发表于 12-15 16:36 726次阅读

    看华为高品质万兆园区网络如何让VIP体验“固若金汤”

    上期文章《看华为高品质万兆园区网络如何对音视频业务“望闻问切”》中,我们详细阐述了华为园区网络如何为音视频业务带来优质体验。本期,我们将继续阐述华为园区网络如何保障VIP用户的用网体验,以及
    的头像 发表于 12-01 18:10 235次阅读
    看华为高品质万兆园区网络如何让<b class='flag-5'>VIP</b>体验“固若金汤”

    Cadence 推出新一代 AI 驱动的 OrCAD X 平台,支持Cadence OnCloud,助力PCB设计提速 5 倍

    与供应链数据集成,内置分析和仿真工具,有助于加快产品上市 中国上海,2023 年 9 月 14 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布推出新Cade
    的头像 发表于 09-14 13:40 1608次阅读
    <b class='flag-5'>Cadence</b> <b class='flag-5'>推出新一代</b> AI 驱动的 OrCAD X 平台,支持<b class='flag-5'>Cadence</b> OnCloud,助力PCB设计提速 5 倍

    AXI VIP当作master时如何使用

    AXI VIP当作master时如何使用。   新建Vivado工程,并新建block design,命名为:axi_demo 新建axi vip,参数设置如下,第一个参数设置为Master,其他都保持
    的头像 发表于 07-27 09:19 682次阅读
    AXI <b class='flag-5'>VIP</b>当作master时如何使用

    AXI VIP当作master时如何使用?

     AXI接口虽然经常使用,很多同学可能并不清楚Vivado里面也集成了AXI的Verification IP,可以当做AXI的master、pass through和slave,本次内容我们看下AXI VIP当作master时如何使用。
    的头像 发表于 07-27 09:16 930次阅读
    AXI <b class='flag-5'>VIP</b>当作master时如何使用?

    980建立的虚拟串口,PID/VIP如何修改?

    Linux 通过 gadget 建立的虚拟串口,其PID/VIP 为0xA4A7/0x0525,如果修改?
    发表于 06-26 08:00

    参数化接口和可重用VIP:第三部分

    在本系列的第一部分中,介绍了SystemVerilog接口的基本概念,并描述了这些接口的参数化给测试平台代码带来的问题。在第二部分中,描述了使用访问器类来保护VIP代码免受参数化影响的方法
    的头像 发表于 05-29 10:32 459次阅读

    跳过DDR VIP模型的初始化

    使用 Synopsys 内存 VIP 的 Skip 初始化功能可确保模型处于空闲状态,从而绕过重置过程的要求。在该状态下,VIP 已准备好接受 REF、MRS 和 ACT 等命令。允许的命令如图
    的头像 发表于 05-26 18:02 1083次阅读
    跳过DDR <b class='flag-5'>VIP</b>模型的初始化

    新思科技NVMe VIP:高层次视图

    的 Synopsys NVMe 验证 IP (VIP) 是一个综合测试工具,由两个主要子系统组成——第一个是 SVC(系统验证组件),第二个是 SVT(
    的头像 发表于 05-26 17:41 1192次阅读
    新思科技NVMe <b class='flag-5'>VIP</b>:高层次视图

    NVMe VIP架构:主机功能

    NVMe VIP 提供了一组功能来帮助测试。其中包括随机化、功能窥探、简化的 PRP 和数据缓冲区处理、内存屏蔽和内置记分板。我们将依次通过另一个示例来查看其中的每一个。
    的头像 发表于 05-26 16:54 519次阅读
    NVMe <b class='flag-5'>VIP</b>架构:主机功能

    NVMe VIP:验证功能

    我用一个或多或少完整的NVMe VIP测试用例示例结束了我的上一篇博客文章,试图展示从基本设置到执行NVM写入然后读取的所有内容。我们将在这里稍微改变一下,从 NVMe 命令转移到一些可用于协助您测试的 VIP 功能。
    的头像 发表于 05-26 16:36 661次阅读
    NVMe <b class='flag-5'>VIP</b>:验证功能

    覆盖模型 – 填补内存VIP的漏洞

    Synopsys 内存模型 (VIP) 具有内置的验证计划、功能和定时覆盖模型,可加速覆盖收敛。提供覆盖模型是为了帮助跨配置设置、模式寄存器设置、功能和时序参数的多种组合运行完整的验证方案。
    的头像 发表于 05-25 16:19 516次阅读
    覆盖模型 – 填补内存<b class='flag-5'>VIP</b>的漏洞

    开始使用AXI VIP,对UVM有一些基本的了解

    Synopsys 的 VIP 以 SystemVerilog 包的形式提供。这些包为 VIP 定义唯一的命名空间,但为了使 VIP 更易于使用,可以将 VIP 命名空间导入到全局命名空
    的头像 发表于 05-25 14:44 4753次阅读