0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

信号被上拉,但电平不是3.3V的原因

零是起源 来源:零是起源 作者:零是起源 2022-07-23 14:26 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

一般在芯片的GPIO口内部是开漏的状态下,外部需要连接上拉电阻,一般连接方式如下图,而且理想的高低电平应该是低电平电压值接近0V,高电平状态值在3.3V左右。

poYBAGLbjY-AGGkdAAA364u7ptM341.png

但是在这边实际测试的情况下却遇到一个问题:高电平状态电压先是3.3V,后面又被拉低到2.567V。

pYYBAGLbjkmAPczDAAIZ9qZs8Vk210.png

这个情况非常奇怪,开始被没有找到原因,直到翻看MASTER 芯片的规格书,发现它的这个GPIO口内部是有一个35K的下拉电阻的。

poYBAGLbj7CAH_IQAAApawUIiLM647.png

根据分压原理,35K的下拉电阻和10K的上拉电阻,中间的分压点电压计算就是3.3V*35/(35+10)=2.567V。理论分析对得上实际测试结果。

poYBAGLbkNuAMhwbAACKG8J5DTQ561.png

那么在这种情况下,预防高电平状态的电压阈值不够,就只能把上拉电阻值调小了,最后选择调整为2.2K。那么进行计算,分压点电压V=3.3V *35/(35+2.2) =3.1V。

pYYBAGLbkcuALD0BAACNi0qultQ951.png

那么3.1V的电压就没有什么风险了。



审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 上拉电阻
    +关注

    关注

    5

    文章

    366

    浏览量

    31554
  • 电平
    +关注

    关注

    5

    文章

    370

    浏览量

    41259
  • GPIO
    +关注

    关注

    16

    文章

    1313

    浏览量

    55734
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    采用AD8045作为前端放大器,在设备上电时,AD8045的正供电端电源+3.3V低到-0.77V,为什么会被低?

    问题,采取了以下措施: 1)从板子上取出除AD8045之外,需+3.3V供电的芯片,排除电源负载太大的问题(。。此处不是将+3.3V低到
    发表于 03-24 07:55

    AIS2DW12的VDD是3.3VINT输出的电压是1.6V左右,如何让INT电压输出为3.3V吗?

    您好, 目前IC的VDD是3.3VINT输出的电压是1.6V左右,想确认一下,有可以调整的地方可以让INT电压输出为3.3V吗?谢谢
    发表于 03-07 13:43

    ADS1298采用3.3V模拟电源供应,1.8V数字电源供应,其SPI端口和其他数字端口的电平3.3V电平么?

    1. 如果ADS1298采用3.3V模拟电源供应,1.8V数字电源供应,其SPI端口和其他数字端口的电平3.3V电平么? 2. 若A
    发表于 02-08 07:37

    adc08d1020的控制线接入xilinx V5电平3.3V的IO BANK,没有办法换FPGA的IO电平,怎么解决?

    3.3V驱动1.9V 没有问题?如果有问题该如何解决? 2.对于3)AD输出高电平不是驱动不了FPGA的逻辑1?(FPGA 用的是XILINXV5 )可有解决的办法?
    发表于 01-22 08:20

    DAC8831的VDD是不是必须匹配DSP的3.3V供电,不能使用5V的?

    DSP使用3.3V供电,DAC8831的最大电源参数如下 DAC8831的VDD是不是必须匹配DSP的3.3V供电,不能使用5V的。如果使用5V
    发表于 01-14 07:55

    TXB0108芯片1.8V3.3V电平异常的原因

    TXB0108芯片 1.8V3.3V电平异常,请TI专家帮忙看看,谢谢!
    发表于 01-07 07:10

    为什么afe4400进入睡眠状态时,会将SPI_SOMI引脚电平低?

    SPI_SOMI引脚却将共用的数据总线将电平3.3v低到1.6左右,导致单片机无法识别此电平,因而无法读到另一个从设备的数据!这是什么原因
    发表于 01-06 08:35

    EE-103:在5V3.3V IC之间执行电平转换

    电子发烧友网站提供《EE-103:在5V3.3V IC之间执行电平转换.pdf》资料免费下载
    发表于 01-03 15:01 1次下载
    EE-103:在5<b class='flag-5'>V</b>和<b class='flag-5'>3.3V</b> IC之间执行<b class='flag-5'>电平</b>转换

    AFE5808的数字供电DVDD是1.8V其数字输入高电平VIH却是2-3.3V,为什么?

    数据手册上,AFE5808的数字供电DVDD是1.8V其数字输入高电平VIH却是2-3.3V,很奇怪,是不是数据手册错误? 而且数字输
    发表于 01-01 06:59

    TFP401APZP将DVI信号转换成TTL RGB信号,输出的TTL RGB信号测量的波形就是3.3v电平,为什么?

    我们用TFP401APZP这款芯片将DVI信号转换成TTL RGB信号,但是输出的TTL RGB信号测量的波形就是3.3v电平,请问这可
    发表于 12-30 06:01

    LSF0108电平转化后发生信号失真的情况,怎么处理?

    ,1.8V电平,ch2(绿色)为输出:3.3V电平,目前采用上2.2K电阻为下面波形截图,我试过改变上
    发表于 12-27 07:23

    使用TXB0108时,3.3V侧的低电平不能低到0V位置,同时某些时候低电平会后很多毛刺,为什么?

    ,MCU_UART_TX_1.8V-&gt;PC_UART_TX_3.3V测试波形图如下,3.3V侧的低电平不能低到0
    发表于 12-27 07:06

    电路中对该输出信号做了10K的下拉,IO口的输出高电平3.3V,外部的下拉是否会对IO口的输出状态造成影响?

    我的一个处理器IO口内部有22K的弱上,我的电路中对该输出信号做了10K的下拉,IO口的输出高电平3.3V,这个外部的下拉是否会对IO口的输出状态造成影响?
    发表于 12-17 08:11

    SN74CBTLV3257输入是1.8v,输出是否可以是3.3v, 上电阻是3.3v?

    像这种SN74CBTLV3257的用传输门作为选择器的器件。我输入是1.8v,输出是否可以是3.3v, 上电阻是3.3v?
    发表于 12-16 07:30

    信号发生器产生3.3V方波信号,经过16245电平转换后得到的低电平却是负电压,如图中CH2波形所示,为什么?

    信号发生器产生3.3V方波信号(低电平为0V,高电平3
    发表于 12-11 06:26