0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

CEVA NeuPro-M异构和安全处理器架构

星星科技指导员 来源:嵌入式计算设计 作者:Tiera Oliver 2022-07-11 09:25 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

CEVA, Inc.推出的适用于人工智能机器学习AI/ML) 推理工作负载的最新一代处理器架构 NeuPro-M。

NeuPro-M针对 Edge AI 和 Edge Compute 的广阔市场, 是一个自包含的异构架构,由多个专用协处理器和可配置的硬件加速器组成,可无缝同时处理深度神经网络的各种工作负载,将性能提升 5 -15X 与其前身相比。

作为业界首创,NeuPro-M 支持片上系统 (SoC) 和异构 SoC (HSoC) 可扩展性,可实现高达 1,200 TOPS,并提供可选的稳健安全启动和端到端数据隐私。

NeuPro–M 兼容处理器最初包括以下预配置内核:

NPM11 – 单个 NeuPro-M 引擎,在 1.25GHz 时高达 20 TOPS

NPM18 – 8 个 NeuPro-M 引擎,在 1.25GHz 时高达 160 TOPS

据该公司称,在处理 ResNet50 卷积神经网络时,单个 NPM11 内核实现了 5 倍的性能提升和 6 倍的内存带宽减少,从而实现了高达每瓦 24 TOPS 的合适功率效率。

NeuPro-M 能够处理所有已知的神经网络架构,以及对下一代网络(如转换器、3D 卷积、自注意力和所有类型的递归神经网络)的集成原生支持。NeuPro-M 经过优化,可处理 250 多个神经网络、450 多个 AI 内核和 50 多个算法嵌入式矢量处理单元 (VPU) 确保基于未来的软件支持新的神经网络拓扑和 AI 工作负载的新进展。此外,CDNN 离线压缩工具可以将 NeuPro-M 的 FPS/Watt 提高 5-10 倍,用于常见基准测试,而对准确性的影响最小。

NeuPro-M 异构架构由特定功能的协处理器和负载平衡机制组成,与前代产品相比,它们是性能和效率飞跃的主要贡献者。通过将控制功能分配给本地控制器并以分层方式实现本地内存资源,NeuPro-M 实现了数据流的灵活性,可实现 90% 以上的利用率,并在任何给定时间防止不同协处理器和加速器的数据不足。 CDNN 框架通过实践针对特定网络、所需带宽、可用内存和目标性能所采用的各种数据流方案来获得最佳负载平衡。

NeuPro-M 架构亮点包括:

由 4K MAC(乘加)组成的主网格阵列,混合精度为 2-16 位。

用于权重和激活的 Winograd 变换引擎,将卷积时间减少 2 倍,并允许 8 位卷积处理,精度下降 《0.5%。

稀疏引擎可避免每层使用零值权重或激活的操作,从而获得高达 4 倍的性能提升,同时降低内存带宽和功耗。

完全可编程的向量处理单元,用于处理具有所有数据类型的新的不受支持的神经网络架构,从 32 位浮点到 2 位二进制神经网络 (BNN)。

可配置的权重和数据压缩到 2 位,同时存储到内存中,并在读取时实时解压缩,以减少内存带宽。

动态配置的两级存储器架构可最大限度地减少因与外部 SDRAM 之间的数据传输而导致的功耗。

为了说明这些功能在 NeuPro-M 架构中的优势,同时使用 Winograd 变换、稀疏引擎和低分辨率 4x4 位激活的正交机制,可将 Resnet50 等网络的循环计数减少 3 倍以上和 Yolo V3。

由于神经网络权重和偏差、数据集和网络拓扑成为所有者的关键知识产权,因此需要保护它们免遭未经授权的使用。NeuPro-M 架构以可选的信任根、身份验证和加密加速器的形式支持安全访问。

对于汽车市场,NeuPro-M 内核及其 CEVA 深度神经网络 (CDNN) 深度学习编译器和软件工具包符合汽车 ISO26262 ASIL-B 功能安全标准,并符合严格的质量保证标准 IATF16949 和 A-Spice。

结合 CEVA 的神经网络编译器 CDNN 及其强大的软件开发环境,NeuPro-M 为客户提供了一个完全可编程的硬件/软件 AI 开发环境,以最大限度地提高他们的 AI 性能。CDNN 包含的软件可以充分利用客户的 NeuPro-M 定制硬件来优化功率、性能和带宽。CDNN 软件还包括一个内存管理器,用于减少内存和优化负载平衡算法,并广泛支持各种网络格式,包括 ONNX、Caffe、TensorFlow、TensorFlow Lite、Pytorch 等。CDNN 与常见的开源框架兼容,包括 Glow、tvm、Halide 和 TensorFlow,并在使用精度守恒方法的同时包括“层融合”和“训练后量化”等模型优化功能。

NeuPro-M 可用于今天的主要客户许可和今年第二季度的一般许可。NeuPro-M 客户还可以从 CEVA 的异构 SoC 设计服务中受益,以帮助集成和支持系统设计和小芯片开发。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 存储器
    +关注

    关注

    39

    文章

    7769

    浏览量

    172436
  • AI
    AI
    +关注

    关注

    91

    文章

    41976

    浏览量

    303070
  • 编译器
    +关注

    关注

    1

    文章

    1673

    浏览量

    52074
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    探索MPC184:强大的安全处理器

    探索MPC184:强大的安全处理器 引言 在当今数字化的时代,网络安全至关重要。对于电子工程师而言,选择合适的安全处理器是保障系统
    的头像 发表于 04-10 12:00 236次阅读

    MPC190安全处理器技术剖析

    MPC190安全处理器技术剖析 在当今数字化时代,网络安全至关重要。MPC190安全处理器作为一款专为商业网络市场设计的产品,为网络和计算系
    的头像 发表于 04-10 11:40 217次阅读

    MPC180LMB安全处理器:功能、架构与应用全解析

    MPC180LMB安全处理器:功能、架构与应用全解析 在当今数字化时代,网络安全至关重要,安全处理器
    的头像 发表于 04-10 11:30 213次阅读

    探秘DS5002FP安全处理器芯片:安全与性能的完美融合

    探秘DS5002FP安全处理器芯片:安全与性能的完美融合 在当今数字化时代,数据安全处理性能是电子设备设计中至关重要的两个方面。DS50
    的头像 发表于 03-24 16:05 217次阅读

    ADSP - 2185M数字信号处理器深度剖析:特性、架构与应用指南

    ADSP-2185M数字信号处理器深度剖析:特性、架构与应用指南 在数字信号处理(DSP)领域,ADSP - 2185M这款单芯片微计算机凭
    的头像 发表于 03-23 16:20 287次阅读

    Ceva NeuPro-Nano NPU 在 2026 年嵌入式世界大会上 荣获人工智能奖

    超高效NPU IP在资源受限设备中推进边缘AI,因而获得认可 领先的智能边缘芯片和软件 IP 授权商 Ceva 公司(纳斯达克股票代码:CEVA)宣布其 Ceva-NeuPro-Nano 神经
    的头像 发表于 03-16 10:22 489次阅读
    <b class='flag-5'>Ceva</b> <b class='flag-5'>NeuPro</b>-Nano NPU 在 2026 年嵌入式世界大会上 荣获人工智能奖

    XC7Z020-2CLG484I 双核异构架构 全能型 SoC

    Zynq-7000 系列的核心型号,创新性地将双核 ARM Cortex-A9 处理器与 7 系列 FPGA 可编程逻辑深度集成,构建起 “软件可编程 + 硬件可定制” 的异构计算架构,为多领域智能设备提供了一体化
    发表于 02-28 23:37

    Cortex-M0 处理器介绍

    功耗的32位处理器。 Cortex-M0是Cortex-M家族中的M0系列。最大特点是低功耗的设计。Cortex-M0为32位、3级流水线R
    发表于 01-16 08:04

    Ceva 添加 Sensory 的 TrulyHandsfree 语音激活功能, 增强 NeuPro-Nano NPU 生态系统

    体验的需求激增,Ceva公司(纳斯达克股票代码:CEVA)扩展其针对NeuPro-Nano NPU的广泛人工智能生态系统,以满足这一需求。今天,Ceva和Sensory公司宣布合作,将
    的头像 发表于 01-09 11:22 835次阅读
    <b class='flag-5'>Ceva</b> 添加 Sensory 的 TrulyHandsfree 语音激活功能, 增强 <b class='flag-5'>NeuPro</b>-Nano NPU 生态系统

    Ceva在恩智浦的软件定义车辆处理器上实现 实时人工智能加速

    恩智浦 * S32Z2 和 S32E2 实时处理器集成 Ceva**的* * AI DSP* ,为软件定义车辆提供预测分析、能量管理和智能控制功能 随着车辆向软件定义平台演进,对实时处理安全
    的头像 发表于 01-09 11:14 821次阅读
    <b class='flag-5'>Ceva</b>在恩智浦的软件定义车辆<b class='flag-5'>处理器</b>上实现 实时人工智能加速

    Cortex-M0+处理器的HardFault错误介绍

    在ARM处理器中,如果一个程序产生了错误并且被处理器检测到,就会产生错误异常。Cortex-M0+处理器只有一种异常用以处理错误:HardF
    的头像 发表于 10-14 10:50 3781次阅读
    Cortex-<b class='flag-5'>M</b>0+<b class='flag-5'>处理器</b>的HardFault错误介绍

    【老法师】多核异构处理器M核程序的启动、编写和仿真

    文章,小编就将以飞凌嵌入式的OKMX8MP-C开发板为例,为大家介绍多核异构处理器M核程序的启动配置、程序编写和实时仿真的过程。
    的头像 发表于 08-13 09:05 4302次阅读
    【老法师】多核<b class='flag-5'>异构</b><b class='flag-5'>处理器</b>中<b class='flag-5'>M</b>核程序的启动、编写和仿真

    PTR54H20核心架构与特性

    PTR54H20是一款基于Nordic nRF54H20芯片的超低功耗蓝牙6.0模块,采用22nm制程工艺,集成五核异构计算架构:双Arm Cortex-M33处理器(主频320MHz
    发表于 06-25 09:57

    异构计算解决方案(兼容不同硬件架构

    异构计算解决方案通过整合不同类型处理器(如CPU、GPU、NPU、FPGA等),实现硬件资源的高效协同与兼容,满足多样化计算需求。其核心技术与实践方案如下: 一、硬件架构设计 异构
    的头像 发表于 06-23 07:40 1142次阅读

    紫光展锐4G旗舰性能之王智能穿戴平台W527登场 一大核三小核异构处理器架构

    W527产品亮点: 1、业界领先的一大核三小核异构处理器架构,性能体验凌驾同类产品; 2、12nm工艺制程,超微高集成3D SiP技术,PCB布局更加灵活; 3、强劲续航,智能应用覆盖多样化场景
    的头像 发表于 06-03 16:44 1w次阅读
    紫光展锐4G旗舰性能之王智能穿戴平台W527登场 一大核三小核<b class='flag-5'>异构</b><b class='flag-5'>处理器</b><b class='flag-5'>架构</b>