0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

晶圆和芯片级应用的边缘耦合效率

芯睿科技 来源:芯睿科技 作者:芯睿科技 2022-07-05 10:50 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

继最近发布一些突破性新硅光子(SiPh)探针的发展对于CM300xi探针台,我们想向后盘旋并深入了解一些细节。我们之前展示了一些OptoVue Pro™的亮点,可以在不移除当前被测试晶圆的情况下原位执行光学定位器校准,从而缩短了数据采集时间。在这里,我们将探讨高带宽的新边缘耦合效率。

用于水平模级边缘耦合

通过使光纤/阵列通过水平裸片级边缘耦合尽可能靠近裸露的波导小平面,可以实现高带宽应用的最佳耦合效率。真正的边缘耦合功能可实现逼真的环境条件仿真,其设备性能最接近最终应用。

我们提供了市场上唯一的解决方案,该解决方案能够实现水平模具级边缘耦合的高级自动对准,部署专有的光纤到面对准自动对准技术并通过避免碰撞技术将损坏光纤的风险降至最低。

像AlignOpticalProbes3D这样的独特软件算法(请参见下文)可优化光纤与光纤之间的间隙以及输入和输出端的最大耦合功率。

没有其他可用的解决方案使您能够在YZ平面中校准定位硬件,并准备执行边缘耦合光学优化。

晶圆级边缘耦合

晶圆级边缘耦合现在可以通过硬件和软件功能的创新组合实现,以对准和优化晶圆级沟槽中的光纤/阵列。

一套软件对准算法可在晶片沟槽中进行YZ优化扫描,而带锥状透镜的光纤支架可相对于晶片表面提供较小的接近角。这使得探针在沟槽中的对准尽可能靠近小平面,从而以最小的沟槽尺寸最小化耦合损耗。

该解决方案意味着即使对于经验不足的用户也可以轻松设置,由于独特的光纤到面间隙对齐技术,可重复获得测量结果,并通过防撞技术降低了损坏光纤的风险。

以下是我们现已提供的先进对准解决方案的四个关键功能:

1. Measure3DCoupling–执行连续的区域扫描,然后沿耦合轴步进移动,以构建功率耦合的3D图像。可用于多种目的,例如检测光纤损坏,检测DUT污染,测量透镜光纤的焦距等。适用于边缘和垂直耦合。

2. AlignOpticalProbesEdge–对多个选定的探针执行基于视觉的间隙比对,然后执行YZ区域扫描,同时根据需要进行重新居中。

3. AlignOpticalProbes3D–搜索输入和输出光纤的最佳间隙,以产生最大耦合功率。

4. AlignOpticalProbeGap–在XY中的单个探针上执行基于视觉的间隙对齐,移至Z中的探针高度,并准备进行YZ区域扫描。

审核编辑:符乾江

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    463

    文章

    54632

    浏览量

    470946
  • 晶圆
    +关注

    关注

    53

    文章

    5477

    浏览量

    132903
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    扇出型封装技术介绍

    本文主要介绍扇出型(先上芯片面朝下)封装(FOWLP)。首个关于扇出型
    的头像 发表于 04-10 09:58 2238次阅读
    扇出型<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>封装技术介绍

    硅光测试的关键核心:高性能光学耦合方案解析

    硅光芯片量产的核心瓶颈在于测试,其效率取决于光信号能否被高效、精准地耦合
    的头像 发表于 03-16 17:17 647次阅读
    硅光<b class='flag-5'>晶</b><b class='flag-5'>圆</b>测试的关键核心:高性能光学<b class='flag-5'>耦合</b>方案解析

    扇入型封装技术介绍

    扇入技术属于单芯片或板封装形式,常被用于制备
    的头像 发表于 03-09 16:06 826次阅读
    扇入型<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>封装技术介绍

    奥迪威芯片级风扇:面向高性能电子设备的芯片级主动热管理方案

    芯片级风扇代表了热管理领域的一次范式转变,从板或系统散热转向了精确的、芯片级的主动干预。其小型化、易于集成、高效运行和可扩展性的结合,使其成为下一代高性能、紧凑型电子产品不可或缺的
    的头像 发表于 02-25 11:13 377次阅读
    奥迪威<b class='flag-5'>芯片级</b>风扇:面向高性能电子设备的<b class='flag-5'>芯片级</b>主动热管理方案

    封装良率提升方案:DW185半导体级低黏度助焊剂

    封装的隐藏痛点:助焊剂选择决定焊接质量在封装与先进互连工艺中,焊点问题往往并不出现在
    的头像 发表于 01-10 10:01 448次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>封装良率提升方案:DW185半导体级低黏度<b class='flag-5'>晶</b><b class='flag-5'>圆</b>助焊剂

    一文详解封装与多芯片组件

    封装(WLP)与多芯片组件(MCM)作为先进封装的“双引擎”,前者在未切割时即完成再布
    的头像 发表于 10-13 10:36 3018次阅读
    一文详解<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>封装与多<b class='flag-5'>芯片</b>组件

    MOSFET的直接漏极设计

    本文主要讲述什么是芯粒封装中的分立式功率器件。 分立式功率器件作为电源管理系统的核心单元,涵盖二极管、MOSFET、IGBT等关键产品,在个人计算机、服务器等终端设备功率密度需求攀升的当下,其封装技术正加速向
    的头像 发表于 09-05 09:45 3657次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>MOSFET的直接漏极设计

    简单认识MEMS电镀技术

    MEMS电镀是一种在微机电系统制造过程中,整个硅表面通过电化学方法选择性沉积金属微结构的关键工艺。该技术的核心在于其
    的头像 发表于 09-01 16:07 2579次阅读
    简单认识MEMS<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>电镀技术

    清洗机怎么做夹持

    方式可分为: 机械夹持:通过物理接触固定边缘。 真空吸附:利用真空力吸附背面。 静电吸附:通过静电力固定
    的头像 发表于 07-23 14:25 1612次阅读

    切割中浅切多道工艺与切削热分布的耦合效应对 TTV 的影响

    一、引言 在半导体制造领域,总厚度变化(TTV)是衡量质量的关键指标,直接影响
    的头像 发表于 07-12 10:01 753次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>切割中浅切多道工艺与切削热分布的<b class='flag-5'>耦合</b>效应对 TTV 的影响

    切割中振动 - 应力耦合效应对厚度均匀性的影响及抑制方法

    一、引言 在半导体制造流程里,切割是决定芯片质量与生产效率的重要工序。切割过程中,振动与
    的头像 发表于 07-08 09:33 992次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>切割中振动 - 应力<b class='flag-5'>耦合</b>效应对厚度均匀性的影响及抑制方法

    基于多物理场耦合切割振动控制与厚度均匀性提升

    一、引言 在半导体制造领域,切割是关键环节,其质量直接影响芯片性能与成品率。切割过程中,热场、力场、流场等多物理场相互
    的头像 发表于 07-07 09:43 1004次阅读
    基于多物理场<b class='flag-5'>耦合</b>的<b class='flag-5'>晶</b><b class='flag-5'>圆</b>切割振动控制与厚度均匀性提升

    边缘 TTV 测量的意义和影响

    摘要:本文探讨边缘 TTV 测量在半导体制造中的重要意义,分析其对芯片制造工艺、器件性能和生产良品率的影响,同时研究测量方法、测量设备精度等因素对测量结果的作用,为提升半导体制造质
    的头像 发表于 06-14 09:42 968次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>边缘</b> TTV 测量的意义和影响

    什么是扇出封装技术

    扇出封装(FO-WLP)通过环氧树脂模塑料(EMC)扩展芯片有效面积,突破了扇入型封装的I/O密度限制,但其技术复杂度呈指数增长。
    的头像 发表于 06-05 16:25 3172次阅读
    什么是<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>扇出封装技术