0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

用于SiGe外延生长的湿法清洗序列

华林科纳半导体设备制造 来源:华林科纳半导体设备制造 作者:华林科纳半导体设 2022-06-20 15:27 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

摘要

在先进的p型金属氧化物半导体场效应晶体管中,SiGe沟道可用于提高空穴迁移率和定制阈值电压偏移。在这种器件的源极/漏极区中SiGe:B的低温选择性外延生长(SEG)之前,SiGe氧化物的有效去除是强制性的。SEG之前的H2烘烤通常在低于650°C的温度下进行,以避免孤岛效应或形状变化,要求事先非常有效地去除表面污染物(如碳、氟、氧……)。由于锗在空气中非常活泼,Siconi原位表面制备方案很可能在具有这种热预算约束的SiGe表面上使用。最近,评估了一种新的表面制备策略,该策略基于I)湿化学氧化物形成,然后ii)标准NH3/NF3远程等离子体Siconi工艺。为了使用这样的方案来制造器件,我们在此研究了表面制备对Si0.60Ge0.40在Si0.60Ge0.40膜上外延再生长的影响(在氧去除效率、所得形貌等方面)。我们表明,这种表面制备大大减少了界面污染,然而,在外延再生长后,表面可能是粗糙的。由于对表面制备和生长参数之间的相互作用进行了深入分析,因此我们华林科纳半导体提出了一种创新的工艺顺序,可生产出光滑、高质量的薄膜。

介绍

在先进的金属氧化物半导体场效应晶体管(MOSFETs)中,电子和空穴迁移率比大块无应变硅高几倍,这是强制性的[1]。阿格浓度通常约为30%的压缩应变SiGe例如用于14 nm技术节点p型完全耗尽绝缘体上硅器件的沟道中。在这种器件的源极/漏极(S/D)区中进行几十nm的重度原位硼掺杂SiGe的选择性外延生长(SEG)。它用于降低接触电阻,具有足够的锗硅化材料,并保持(或增加)栅极下SiGe沟道中的压缩应变。SiGe:B SEG之前的表面制备在SiGe表面上特别棘手,因为SiGe表面在空气中非常容易发生反应。在外延之前,起始表面确实应该在原子尺度上是光滑的,并且没有任何污染物(例如O、C或F)。因此,排队时间(Q时间,即在单晶片湿法清洗工具中去除自然氧化物后在空气中花费的时间)的最小化在SiGe上比在硅上更关键。

实验细节

在这项工作中,15 nm厚的SiGe 40%层在600℃、20托下在300 mm大块Si(001)晶片上外延生长。沉积厚度低于塑性松弛的临界厚度;因此SiGe膜是完全压缩应变的。标准300mm foup(ente gris)用于洁净室中的晶片储存。湿法处理在300 mm单晶片DNS SU 3100工具中进行。评估了基于标准前端化学与有效漂洗步骤的组合的各种湿法清洗顺序(表1 ),例如1)稀释的HF/HCl,2)稀释的冷或热标准清洗1 (SC1 ),即NH4OH:H2O2:H2O溶液,或3)臭氧化(O3)漂洗。

poYBAGKwIVyAYJnfAAEQSbtO7kc938.jpg

结果和讨论

在下文中,我们已经在15 nm厚的Si0.6Ge0.4层上评估了不同的(I)湿法、(ii) Siconi和(iii)“湿法-Siconi”序列,在湿法清洗和Siconi工艺之间具有两个Q时间,少于15分钟或8小时。在没有任何空气中断的情况下,Siconi工艺之后是在超纯N2下将晶片转移到外延室,在那里进行20托的H2烘烤(温度低于或等于650°C ),并在600°C下再外延20托的另一种15 nm的Si0.6Ge0.4。这种低热预算的目的是最小化其对污染物去除效率的影响,并允许对各种探测序列进行适当的基准测试。我们首先从界面污染(SIMS和XRR)和膜质量(雾度和AFM)方面量化了使用化学氧化物-Siconi序列(先前由XPS [8]证明)的兴趣。本研究的第二个目标是在300毫米工业生产线(25个晶片的FOUP处理)的真实条件下证明这种序列的效率,然后在外延组合工具的惰性环境中,在湿清洗和装载之间有几十分钟到几个小时的Q-时间。8小时的Q-时间似乎是合理的,以显示生产线中过程的稳健性。

3.1表面处理对界面污染的影响使用Q-时间= 15分钟的表面处理

在各种化学处理(表1)之后,将Si0.60Ge0.40层装载到外延组合设备的N2净化的装载室中,进行Siconi工艺,然后转移(在N2下)到外延室,在那里进行再外延。在这些条件下,脱氧表面暴露在空气中的时间(在湿处理和晶片装载到装载室之间)不超过15分钟。在Si0.60Ge0.40外延再生长之后,通过X射线反射率测量晶片。在图1中可以找到选择的配置文件。在全外反射的临界角以上(大约0.13°),X射线传播到SiGe/Si叠层中。厚度条纹是由于表面反射的X射线和SiGe/Si界面处的相长干涉和相消干涉造成的。

poYBAGKwIV2AWSeeAACEeAxfD34372.jpg

pYYBAGKwIV2ANT6EAACgWDuf-1s705.jpg

结论:

在这项研究中,我们华林科纳已经展示了“化学氧化物-Siconi”序列去除SiGe自然氧化物的能力。这种顺序产生低热预算外延再生长,没有任何延迟并且氧界面污染比标准的“HF-last”湿法清洗低10倍(在低于或等于650℃的温度下H2烘烤2分钟后)。然而,这种顺序导致SiGe表面对岛化更敏感。这可能是由于在SC1 (NH4OH/H2O2/H2O)或O3溶液中浸泡后,在化学二氧化硅层下形成了一些富锗单层。为了避免岛化问题,在低热预算H2烘烤期间执行基于二氯硅烷的钝化,以在SiGe上产生薄的覆盖层(小于1nm)。所得的Si0.60Ge0.40 / Si / Si0.60Ge0.40叠层是光滑的,并且没有任何显著量的界面污染或延伸缺陷。

审核编辑:符乾江

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 生物
    +关注

    关注

    0

    文章

    50

    浏览量

    16022
  • 植物
    +关注

    关注

    0

    文章

    8

    浏览量

    7227
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    衬底清洗全攻略:从湿法到干法,解锁半导体制造的“洁净密码”

    衬底清洗是半导体制造、LED外延生长等工艺中的关键步骤,其目的是去除衬底表面的污染物(如颗粒、有机物、金属离子、氧化层等),确保后续薄膜沉积或器件加工的质量。以下是常见的衬底清洗方法及
    的头像 发表于 12-10 13:45 155次阅读
    衬底<b class='flag-5'>清洗</b>全攻略:从<b class='flag-5'>湿法</b>到干法,解锁半导体制造的“洁净密码”

    外延片氧化清洗流程介绍

    外延片氧化清洗流程是半导体制造中的关键环节,旨在去除表面污染物并为后续工艺(如氧化层生长)提供洁净基底。以下是基于行业实践和技术资料的流程解析:一、预处理阶段初步清洗目的:去除
    的头像 发表于 12-08 11:24 141次阅读
    <b class='flag-5'>外延</b>片氧化<b class='flag-5'>清洗</b>流程介绍

    【新启航】碳化硅外延片 TTV 厚度与生长工艺参数的关联性研究

    一、引言 碳化硅外延片作为功率半导体器件的核心材料,其总厚度偏差(TTV)是衡量产品质量的关键指标,直接影响器件的性能与可靠性 。外延片的 TTV 厚度受多种因素影响,其中生长工艺参数起着决定性
    的头像 发表于 09-18 14:44 594次阅读
    【新启航】碳化硅<b class='flag-5'>外延</b>片 TTV 厚度与<b class='flag-5'>生长</b>工艺参数的关联性研究

    湿法清洗尾片效应是什么原理

    湿法清洗中的“尾片效应”是指在批量处理晶圆时,最后一片(即尾片)因工艺条件变化导致清洗效果与前面片子出现差异的现象。其原理主要涉及以下几个方面:化学试剂浓度衰减:随着清洗过程的进行,槽
    的头像 发表于 09-01 11:30 276次阅读
    <b class='flag-5'>湿法</b><b class='flag-5'>清洗</b>尾片效应是什么原理

    如何选择合适的湿法清洗设备

    选择合适的湿法清洗设备需要综合评估多个技术指标和实际需求,以下是关键考量因素及实施建议:1.清洗对象特性匹配材料兼容性是首要原则。不同半导体基材(硅片、化合物晶体或先进封装材料)对化学试剂的耐受性
    的头像 发表于 08-25 16:40 543次阅读
    如何选择合适的<b class='flag-5'>湿法</b><b class='flag-5'>清洗</b>设备

    一文详解外延生长技术

    随着半导体器件特征尺寸不断微缩,对高质量薄膜材料的需求愈发迫切。外延技术作为一种在半导体工艺制造中常用的单晶薄膜生长方法,能够在单晶衬底上按衬底晶向生长新的单晶薄膜,为提升器件性能发挥了关键作用。本文将对
    的头像 发表于 06-16 11:44 2362次阅读
    一文详解<b class='flag-5'>外延</b><b class='flag-5'>生长</b>技术

    半导体选择性外延生长技术的发展历史

    选择性外延生长(SEG)是当今关键的前端工艺(FEOL)技术之一,已在CMOS器件制造中使用了20年。英特尔在2003年的90纳米节点平面CMOS中首次引入了SEG技术,用于pMOS源/漏(S/D
    的头像 发表于 05-03 12:51 3509次阅读
    半导体选择性<b class='flag-5'>外延</b><b class='flag-5'>生长</b>技术的发展历史

    半导体湿法清洗有机溶剂有哪些

    在半导体制造的精密世界里,湿法清洗是确保芯片质量的关键环节。而在这一过程中,有机溶剂的选择至关重要。那么,半导体湿法清洗中常用的有机溶剂究竟有哪些呢?让我们一同来了解。 半导体
    的头像 发表于 02-24 17:19 1758次阅读

    SiC外延片的化学机械清洗方法

    外延片的质量和性能。因此,采用高效的化学机械清洗方法,以彻底去除SiC外延片表面的污染物,成为保证外延片质量的关键步骤。本文将详细介绍SiC外延
    的头像 发表于 02-11 14:39 414次阅读
    SiC<b class='flag-5'>外延</b>片的化学机械<b class='flag-5'>清洗</b>方法

    应力消除外延生长装置及外延生长方法

    引言 在半导体材料领域,碳化硅(SiC)因其出色的物理和化学特性,如高硬度、高热导率、高击穿电场强度等,成为制造高功率、高频电子器件的理想材料。然而,在大尺寸SiC外延生长过程中,衬底应力问题一直是
    的头像 发表于 02-08 09:45 268次阅读
    应力消除<b class='flag-5'>外延</b><b class='flag-5'>生长</b>装置及<b class='flag-5'>外延</b><b class='flag-5'>生长</b>方法

    碳化硅外延晶片硅面贴膜后的清洗方法

    引言 碳化硅(SiC)外延晶片因其卓越的物理和化学特性,在功率电子、高频通信、高温传感等领域具有广泛应用。在SiC外延晶片的制备过程中,硅面贴膜是一道关键步骤,用于保护外延层免受机械损
    的头像 发表于 02-07 09:55 317次阅读
    碳化硅<b class='flag-5'>外延</b>晶片硅面贴膜后的<b class='flag-5'>清洗</b>方法

    提高SiC外延生长速率和品质的方法

    SiC外延设备的复杂性主要体现在反应室设计、加热系统和旋转系统等关键部件的精确控制上。在SiC外延生长过程中,晶型夹杂和缺陷问题频发,严重影响外延膜的质量。如何在提高
    的头像 发表于 02-06 10:10 1255次阅读

    用于半导体外延生长的CVD石墨托盘结构

    一、引言 在半导体制造业中,外延生长技术扮演着至关重要的角色。化学气相沉积(CVD)作为一种主流的外延生长方法,被广泛应用于制备高质量的
    的头像 发表于 01-08 15:49 364次阅读
    <b class='flag-5'>用于</b>半导体<b class='flag-5'>外延</b>片<b class='flag-5'>生长</b>的CVD石墨托盘结构

    8英寸单片高温碳化硅外延生长室结构

    随着碳化硅(SiC)材料在电力电子、航空航天、新能源汽车等领域的广泛应用,高质量、大面积的SiC外延生长技术变得尤为重要。8英寸SiC晶圆作为当前及未来一段时间内的主流尺寸,其外延生长
    的头像 发表于 12-31 15:04 398次阅读
    8英寸单片高温碳化硅<b class='flag-5'>外延</b><b class='flag-5'>生长</b>室结构

    SiGe外延工艺及其在外延生长、应变硅应用及GAA结构中的作用

    本文介绍SiGe外延工艺及其在外延生长、应变硅应用以及GAA结构中的作用。   在现代半导体技术中,随着器件尺寸的不断缩小,传统的硅基材料逐渐难以满足高性能和低功耗的需求。
    的头像 发表于 12-20 14:17 6406次阅读
    <b class='flag-5'>SiGe</b><b class='flag-5'>外延</b>工艺及其在<b class='flag-5'>外延</b><b class='flag-5'>生长</b>、应变硅应用及GAA结构中的作用