0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

用于SiGe外延生长的湿法清洗序列

华林科纳半导体设备制造 来源:华林科纳半导体设备制造 作者:华林科纳半导体设 2022-06-20 15:27 次阅读

摘要

在先进的p型金属氧化物半导体场效应晶体管中,SiGe沟道可用于提高空穴迁移率和定制阈值电压偏移。在这种器件的源极/漏极区中SiGe:B的低温选择性外延生长(SEG)之前,SiGe氧化物的有效去除是强制性的。SEG之前的H2烘烤通常在低于650°C的温度下进行,以避免孤岛效应或形状变化,要求事先非常有效地去除表面污染物(如碳、氟、氧……)。由于锗在空气中非常活泼,Siconi原位表面制备方案很可能在具有这种热预算约束的SiGe表面上使用。最近,评估了一种新的表面制备策略,该策略基于I)湿化学氧化物形成,然后ii)标准NH3/NF3远程等离子体Siconi工艺。为了使用这样的方案来制造器件,我们在此研究了表面制备对Si0.60Ge0.40在Si0.60Ge0.40膜上外延再生长的影响(在氧去除效率、所得形貌等方面)。我们表明,这种表面制备大大减少了界面污染,然而,在外延再生长后,表面可能是粗糙的。由于对表面制备和生长参数之间的相互作用进行了深入分析,因此我们华林科纳半导体提出了一种创新的工艺顺序,可生产出光滑、高质量的薄膜。

介绍

在先进的金属氧化物半导体场效应晶体管(MOSFETs)中,电子和空穴迁移率比大块无应变硅高几倍,这是强制性的[1]。阿格浓度通常约为30%的压缩应变SiGe例如用于14 nm技术节点p型完全耗尽绝缘体上硅器件的沟道中。在这种器件的源极/漏极(S/D)区中进行几十nm的重度原位硼掺杂SiGe的选择性外延生长(SEG)。它用于降低接触电阻,具有足够的锗硅化材料,并保持(或增加)栅极下SiGe沟道中的压缩应变。SiGe:B SEG之前的表面制备在SiGe表面上特别棘手,因为SiGe表面在空气中非常容易发生反应。在外延之前,起始表面确实应该在原子尺度上是光滑的,并且没有任何污染物(例如O、C或F)。因此,排队时间(Q时间,即在单晶片湿法清洗工具中去除自然氧化物后在空气中花费的时间)的最小化在SiGe上比在硅上更关键。

实验细节

在这项工作中,15 nm厚的SiGe 40%层在600℃、20托下在300 mm大块Si(001)晶片上外延生长。沉积厚度低于塑性松弛的临界厚度;因此SiGe膜是完全压缩应变的。标准300mm foup(ente gris)用于洁净室中的晶片储存。湿法处理在300 mm单晶片DNS SU 3100工具中进行。评估了基于标准前端化学与有效漂洗步骤的组合的各种湿法清洗顺序(表1 ),例如1)稀释的HF/HCl,2)稀释的冷或热标准清洗1 (SC1 ),即NH4OH:H2O2:H2O溶液,或3)臭氧化(O3)漂洗。

poYBAGKwIVyAYJnfAAEQSbtO7kc938.jpg

结果和讨论

在下文中,我们已经在15 nm厚的Si0.6Ge0.4层上评估了不同的(I)湿法、(ii) Siconi和(iii)“湿法-Siconi”序列,在湿法清洗和Siconi工艺之间具有两个Q时间,少于15分钟或8小时。在没有任何空气中断的情况下,Siconi工艺之后是在超纯N2下将晶片转移到外延室,在那里进行20托的H2烘烤(温度低于或等于650°C ),并在600°C下再外延20托的另一种15 nm的Si0.6Ge0.4。这种低热预算的目的是最小化其对污染物去除效率的影响,并允许对各种探测序列进行适当的基准测试。我们首先从界面污染(SIMS和XRR)和膜质量(雾度和AFM)方面量化了使用化学氧化物-Siconi序列(先前由XPS [8]证明)的兴趣。本研究的第二个目标是在300毫米工业生产线(25个晶片的FOUP处理)的真实条件下证明这种序列的效率,然后在外延组合工具的惰性环境中,在湿清洗和装载之间有几十分钟到几个小时的Q-时间。8小时的Q-时间似乎是合理的,以显示生产线中过程的稳健性。

3.1表面处理对界面污染的影响使用Q-时间= 15分钟的表面处理

在各种化学处理(表1)之后,将Si0.60Ge0.40层装载到外延组合设备的N2净化的装载室中,进行Siconi工艺,然后转移(在N2下)到外延室,在那里进行再外延。在这些条件下,脱氧表面暴露在空气中的时间(在湿处理和晶片装载到装载室之间)不超过15分钟。在Si0.60Ge0.40外延再生长之后,通过X射线反射率测量晶片。在图1中可以找到选择的配置文件。在全外反射的临界角以上(大约0.13°),X射线传播到SiGe/Si叠层中。厚度条纹是由于表面反射的X射线和SiGe/Si界面处的相长干涉和相消干涉造成的。

poYBAGKwIV2AWSeeAACEeAxfD34372.jpg

pYYBAGKwIV2ANT6EAACgWDuf-1s705.jpg

结论:

在这项研究中,我们华林科纳已经展示了“化学氧化物-Siconi”序列去除SiGe自然氧化物的能力。这种顺序产生低热预算外延再生长,没有任何延迟并且氧界面污染比标准的“HF-last”湿法清洗低10倍(在低于或等于650℃的温度下H2烘烤2分钟后)。然而,这种顺序导致SiGe表面对岛化更敏感。这可能是由于在SC1 (NH4OH/H2O2/H2O)或O3溶液中浸泡后,在化学二氧化硅层下形成了一些富锗单层。为了避免岛化问题,在低热预算H2烘烤期间执行基于二氯硅烷的钝化,以在SiGe上产生薄的覆盖层(小于1nm)。所得的Si0.60Ge0.40 / Si / Si0.60Ge0.40叠层是光滑的,并且没有任何显著量的界面污染或延伸缺陷。

审核编辑:符乾江

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 生物
    +关注

    关注

    0

    文章

    45

    浏览量

    15679
  • 植物
    +关注

    关注

    0

    文章

    8

    浏览量

    7101
收藏 人收藏

    评论

    相关推荐

    异质外延对衬底的要求是什么?

    异质外延是一种先进的晶体生长技术,它指的是在一个特定的衬底材料上生长出与衬底材料具有不同晶体结构或化学组成的薄膜或外延层的过程,即:在一种材料的基片上
    的头像 发表于 04-17 09:39 130次阅读
    异质<b class='flag-5'>外延</b>对衬底的要求是什么?

    外延层在半导体器件中的重要性

    只有体单晶材料难以满足日益发展的各种半导体器件制作的需要。因此,1959年末开发了薄层单晶材料生长外延生长。那外延技术到底对材料的进步有了什么具体的帮助呢?
    的头像 发表于 02-23 11:43 436次阅读
    <b class='flag-5'>外延</b>层在半导体器件中的重要性

    半导体清洗工艺介绍

    根据清洗介质的不同,目前半导体清洗技术主要分为湿法清洗和干法清洗两种工艺路线
    的头像 发表于 01-12 23:14 1174次阅读
    半导体<b class='flag-5'>清洗</b>工艺介绍

    智程半导体完成股权融资,专注半导体湿法工艺设备研发

    智程半导体自2009年起致力于半导体湿法工艺设备研究、生产与销售事业,10余载研发历程,使得其已成为全球顶尖的半导体湿法设备供应商。业务范围包括清洗、去胶、湿法刻蚀、电镀、涂胶显影、金
    的头像 发表于 01-12 14:55 784次阅读

    三种碳化硅外延生长炉的差异

    碳化硅衬底有诸多缺陷无法直接加工,需要在其上经过外延工艺生长出特定单晶薄膜才能制作芯片晶圆,这层薄膜便是外延层。几乎所有的碳化硅器件均在外延材料上实现,高质量的碳化硅同质
    的头像 发表于 12-15 09:45 913次阅读
    三种碳化硅<b class='flag-5'>外延</b><b class='flag-5'>生长</b>炉的差异

    半导体湿法清洗工艺

    随着技术的不断变化和器件尺寸的不断缩小,清洁过程变得越来越复杂。每次清洗不仅要对晶圆进行清洗,所使用的机器和设备也必须进行清洗。晶圆污染物的范围包括直径范围为0.1至20微米的颗粒、有机和无机污染物以及杂质。
    的头像 发表于 12-06 17:19 754次阅读
    半导体<b class='flag-5'>湿法</b><b class='flag-5'>清洗</b>工艺

    什么是外延工艺?什么是单晶与多晶?哪些地方会涉及到外延工艺?

    外延工艺的介绍,单晶和多晶以及外延生长的方法介绍。
    的头像 发表于 11-30 18:18 1193次阅读
    什么是<b class='flag-5'>外延</b>工艺?什么是单晶与多晶?哪些地方会涉及到<b class='flag-5'>外延</b>工艺?

    激光清洗机可以用于清洗什么行业#激光清洗机#激光除锈机#

    激光清洗
    苏州镭拓激光
    发布于 :2023年08月15日 15:50:50

    SiC外延片制备技术解析

    碳化硅功率器件与传统硅功率器件制作工艺不同,不能直接制作在碳化硅单晶材料上,必须在导通型单晶衬底上额外生长高质量的外延材料,并在外延层上制造各类器件。
    的头像 发表于 08-15 14:43 1175次阅读
    SiC<b class='flag-5'>外延</b>片制备技术解析

    液相外延碲镉汞薄膜缺陷综述

    液相外延是碲镉汞(MCT)薄膜生长领域最成熟的一种方法,被众多红外探测器研究机构和生产商所采用。
    的头像 发表于 08-07 11:10 817次阅读
    液相<b class='flag-5'>外延</b>碲镉汞薄膜缺陷综述

    国产CVD设备在4H-SiC衬底上的同质外延实验

    SiC薄膜生长方法有多种,其中化学气相沉积(chemical vapor deposition, CVD)法具有可以精确控制外延膜厚度和掺杂浓度、缺陷较少、生长速度适中、过程可自动控制等优点,是
    发表于 06-19 09:35 732次阅读
    国产CVD设备在4H-SiC衬底上的同质<b class='flag-5'>外延</b>实验

    浅谈GaN 异质衬底外延生长方法

    HVPE(氢化物气相外延法)与上述两种方法的区别还是在于镓源,此方法通常以镓的氯化物GaCl3为镓源,NH3为氮源,在衬底上以1000 ℃左右的温度生长出GaN晶体。
    发表于 06-11 11:11 300次阅读

    GaN外延生长方法及生长模式

    由于GaN在高温生长时N的离解压很高,很难得到大尺寸的GaN单晶材料,因此,为了实现低成本、高效、高功率的GaN HEMTs器件,研究人员经过几十年的不断研究,并不断尝试利用不同的外延生长方法在Si
    的头像 发表于 06-10 09:43 786次阅读

    臭氧清洗系统的制备及其在硅晶片清洗中的应用

    在半导体和太阳能电池制造过程中,清洗晶圆的技术的提升是为了制造高质量产品。目前已经有多种湿法清洗晶圆的技术,如离子水清洗、超声波清洗、低压等
    的头像 发表于 06-02 13:33 1124次阅读
    臭氧<b class='flag-5'>清洗</b>系统的制备及其在硅晶片<b class='flag-5'>清洗</b>中的应用

    SiC外延工艺基本介绍

    外延层是在晶圆的基础上,经过外延工艺生长出特定单晶薄膜,衬底晶圆和外延薄膜合称外延片。其中在导电型碳化硅衬底上
    的头像 发表于 05-31 09:27 3712次阅读
    SiC<b class='flag-5'>外延</b>工艺基本介绍