0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

RAM、ROM常用安全机制

科技绿洲 来源:立功科技 作者:立功科技 2022-06-13 14:48 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

存储器数据的稳定可靠是MCU安全运行的基础,但环境因素和存储器本身的物理特性都可能造成存储器数据异常,本文将详细介绍RAM&ROM常用安全机制。

存储器(ROM,RAM)数据的安全可靠是MCU稳定运行的基础,在汽车功能安全设计中,存储器相关的安全机制也是系统基本保障的重点之一。通常,不同的汽车芯片都有自己的存储器校验机制以及相应的处理手段来保证功能的正常运行。下面会对常见的处理机制进行一些介绍。

RAM的校验纠错机制

RAM的校验机制相对ROM的校验机制较少,校验机制基本都属于MCU本身的特性,通过内部硬件实现,对于用户来说是透明的。而一般用户使用时也不会主动的对RAM进行校验。1. Parity BitParity Bit(奇偶校验位)是一种数据校验机制,常用与判断数据在存储过程中是否发生了比特位错误。

pYYBAGKm3YSALt5-AAAT2QbpJIg793.png

图1 奇偶校验模式可以看到图1,带有Parity Bit的内存在每一个字节(B7~B0)外又额外增加了一个校验位(C)用于对错误进行校验。Parity Bit有着计算简单的优点,只需要对前面字节的位进行异或操作:

C = B7^ B6^ B5^ B4^ B3^ B2^ B1^ B0Parity Bit在ECC技术之前,是RAM中应用最多的错误检查技术,当然,现在只有在已经很少有CPU用到,因为每1 Byte的数据都需要1 bit的校验位,对于MCU本就很紧张的RAM显然不合适。另外Parity Bit只具备检错能力,并不具备纠错能力。2. ECC通过上面对Parity Bit的分析可以知道,通过在原来的数据1 byte基础上增加1 bit,可以用来检查当前1 byte数据的正确性。如果数据为256 byte就需要256 bit的校验位,而且出错的数据无法纠正。由于上述的缺点,出现了一种新的存储检错纠错机制 – ECC。

poYBAGKm3ZSAa9pAAAAhkQrXSWM972.png

图2 检错能力对比ECC(Error-Correcting Code),可以译为检错纠错码。ECC的计算过程比Parity Bit的计算过程复杂一点,这里不进行过多描述。仅针对ECC的两个主要特点进行说明:① ECC有极强的检错能力ECC的计算方式与Parity Bit不同,当数据为1 Byte时,ECC需要5 bit校验位对数据进行校验,之后数据每增加1倍,相应的只需要增加1 bit的ECC 校验位。可以看到图2,ECC的检错能力相比Parity Bit有极大的提升。② ECC具有纠错能力当数据只有单bit 错误时,ECC能够对错误进行修复,但需要注意的是,当数据中有超过 2 bit的错误同时产生时,ECC不一定能检测出来,这一点Parity Bit也是一样。

ROM的检验纠错机制

与复杂的RAM空间相比,ROM空间的操作显然简单的多,因此,对于ROM的校验使用者可以根据不同的需求,选择不同的方式。

常用的有hash,CRC,对于大容量ROM,比如Nand Flash同样也可以使用ECC的方式。基本上,只需要满足ROM内容和生成的校验码存在相对唯一的映射关系即可。

但是用户自己实现的ROM校验机制存在不少缺点:校验失败没有灵活的处理措施,对ROM的校验需要消耗额外MCU资源等。1. HSE随着汽车产业的不断升级,汽车智能化程度也在不断加深,越来越多的汽车会通过OTA的方式实现客户的个性化需求。但OTA在增加汽车升级和维护便利性的同时,也给数据的安全可靠性带来了新的考验。显然,应用开发者自己实现的ROM校验并不足以满足汽车应用的安全需求,汽车应用上,保证MCU程序的正确运行显然需要一套更灵活,更完善的校验机制,并且该校验机制不仅需要保证数据的可靠性,还要保证检验机制本身的可靠性。下面会介绍NXP S32系列芯片是如何利用其HSE安全子系统来为ROM数据的可靠性提供支持,进而保证汽车应用的安全稳定运行的。

poYBAGKm3aOAE67IAAByA9MKpUE952.png

图3 HSE框架HSE(Hardware Security Engine)全称为硬件安全引擎,用于给对数据的可靠性和保密性有严格要求的应用提供相应的安全服务。其有以下特点:

独立的内核,固件,存储空间;

可以为加密算法提供安全硬件加速;

支持固件升级。

可以看到图3中,HSE模块最基础也最主要的部分是它的Crypto Engine(加密引擎),其可以通过硬件实现加解密/MAC生成校验/签名验签等功能。因为HSE全面完善的算法和密钥管理机制,可以利用HSE模块可以对用户设定的存储区域进行校验,并根据检验结果执行不同的操作,正是HSE安全可靠,设置灵活的特性,构成了MCU安全稳定运行的基础。当然HSE除了能够为MCU的OTA和安全启动功能提供可靠保证外,HSE通过硬件加速特性和完善的加解密算法库还能够对网络协议进行全面可靠的支持,可以实现TLS offload,IP offload,减少网络协议的通信时延。

结语

上面提到了一些存储器常见的校验方式和NXP S32系列的HSE安全子系统,当然无论通过哪种方式,为了实现OTA和越来越多的网络应用功能,通过MCU实现更加安全可靠的数据存储传输都是现在的趋势。

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • mcu
    mcu
    +关注

    关注

    147

    文章

    18609

    浏览量

    387081
  • 存储器
    +关注

    关注

    39

    文章

    7714

    浏览量

    170854
  • RAM
    RAM
    +关注

    关注

    8

    文章

    1398

    浏览量

    119824
  • 数据存储
    +关注

    关注

    5

    文章

    1014

    浏览量

    52588
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    芯源半导体安全芯片技术原理

    支持密钥的安全生成、存储和销毁,确保密钥的生命周期安全。​ 安全启动机制:芯源半导体安全芯片具备完善的
    发表于 11-13 07:29

    ram ip核的使用

    决定的。 ram 主要用来存放程序及程序执行过程中产生的中间数据、 运算结果等。 rom为只读存储器,只能读取数据而不能向里面写入数据。 本次讲解的ram ip核ram指的是bram,
    发表于 10-23 07:33

    如何从 flash 把代码搬运到 ram 中运行的?

    没有已经移植适配过的芯片 运行机制是从 flash 把代码搬运到 ram 中运行的
    发表于 09-28 11:03

    安全芯片的守护神:BIST机制的深度解析

    功能”,甚至误认为其仅用于生产阶段的缺陷筛查。然而,BIST机制的核心价值远不止于此:它不仅是芯片功能安全的“第一道防线”,更是实时检测潜伏故障、保障系统可靠运行的
    的头像 发表于 09-05 17:00 6385次阅读
    <b class='flag-5'>安全</b>芯片的守护神:BIST<b class='flag-5'>机制</b>的深度解析

    边聊安全 | 安全芯片的守护神:BIST机制的深度解析

    BIST机制的深度解析写在前面:在安全芯片的设计与验证过程中,工程师常会遇到一个关键概念——BIST(Built-InSelf-Test,内置自检测)。初次接触这一术语时,许多人容易将其简单理解为
    的头像 发表于 09-05 16:17 29次阅读
    边聊<b class='flag-5'>安全</b> | <b class='flag-5'>安全</b>芯片的守护神:BIST<b class='flag-5'>机制</b>的深度解析

    ADI安全产品如何简化不同机器人控制系统中安全机制的实现

    我们将探讨各种机器人安全用例,展示ADI的安全产品如何简化不同机器人控制系统中安全机制的实现。
    的头像 发表于 08-12 10:43 9070次阅读
    ADI<b class='flag-5'>安全</b>产品如何简化不同机器人控制系统中<b class='flag-5'>安全</b><b class='flag-5'>机制</b>的实现

    LC87F0K08A 8位微控制器8K字节闪存ROM/384字节RAM规格书

    电子发烧友网站提供《LC87F0K08A 8位微控制器8K字节闪存ROM/384字节RAM规格书.pdf》资料免费下载
    发表于 07-17 15:33 0次下载

    【RK3568+PG2L50H开发板实验例程】FPGA部分 | ROMRAM、FIFO 的使用

    ​ 本原创文章由深圳市小眼睛科技有限公司创作,版权归本公司所有,如需转载,需授权并注明出处(www.meyesemi.com) 1.实验简介 实验目的: 掌握紫光平台的 RAMROM、FIFO
    发表于 07-10 10:37

    RS485之空调如何保证其更安全高效的防护机制

    RS485之空调如何保证其更安全高效的防护机制
    的头像 发表于 05-05 16:00 760次阅读
    RS485之空调如何保证其更<b class='flag-5'>安全</b>高效的防护<b class='flag-5'>机制</b>

    k8s集群安全机制说明

    Kubernetes 作为一个分布式集群的管理工具,保证集群的安全性是其一个重要的任务。API Server 是集群内部各个组件通信的中介, 也是外部控制的入口。所以 Kubernetes 的安全机制基本就是围绕保护 API S
    的头像 发表于 04-03 14:09 602次阅读

    Java的SPI机制详解

    接口规范以及可以发现接口实现的机制,而不需要实现接口。 SPI机制在Java中应用广泛。例如:JDBC中的数据库连接驱动使用SPI机制,只定义了数据库连接接口的规范,而具体实现由各大数据库厂商实现,不同数据库的实现不同,我们
    的头像 发表于 03-05 11:35 1111次阅读
    Java的SPI<b class='flag-5'>机制</b>详解

    深控技术的工业网关通过多重安全机制与广泛协议兼容性,确保工业数据从采集到传输的全链路安全与高效互

    深控技术不需要点表的工业网关通过多重安全机制与广泛协议兼容性,确保工业数据从采集到传输的全链路安全与高效互通。
    的头像 发表于 03-05 11:00 637次阅读
    深控技术的工业网关通过多重<b class='flag-5'>安全</b><b class='flag-5'>机制</b>与广泛协议兼容性,确保工业数据从采集到传输的全链路<b class='flag-5'>安全</b>与高效互

    闪速存储器属于RAM还是ROM,闪速存储器一般用来做什么的

    在数字存储技术的快速发展中,闪速存储器(Flash Memory)以其独特的性能和广泛的应用领域,成为了连接随机存取存储器(RAM)与只读存储器(ROM)之间的重要桥梁。本文将深入探讨闪速存储器的技术特性、分类及其在现代电子设备中的应用。
    的头像 发表于 01-29 16:53 1557次阅读

    闪速存储器属于RAM还是ROM,闪速存储器有哪些功能和作用

    本文旨在深入探讨闪速存储器的归属问题,即它是否属于RAMROM,同时详细阐述闪速存储器的功能与作用。
    的头像 发表于 01-29 15:21 1476次阅读

    构建安全计算生态 | RISC-V 安全机制的架构设计

    玄铁RISC-V软硬件技术深度解读系列,将从AI、高性能计算、安全和边缘计算等多个方向,全面介绍玄铁RISC-V软硬件技术实现。本周我们将带来RISC-V安全机制相关技术分享。赵思齐阿里巴巴达摩院
    的头像 发表于 01-10 17:53 2610次阅读
    构建<b class='flag-5'>安全</b>计算生态 | RISC-V <b class='flag-5'>安全</b><b class='flag-5'>机制</b>的架构设计