0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

5nm及更先进节点上FinFET的未来:使用工艺和电路仿真来预测下一代半导体的性能

21克888 来源:厂商供稿 作者:Assawer Soussou 2022-05-07 14:10 次阅读

虽然栅极间距(GP)和鳍片间距(FP)的微缩持续为FinFET平台带来更高的性能和更低的功耗,但在5nm及更先进节点上,兼顾寄生电容电阻的控制和实现更高的晶体管性能变得更具挑战。

泛林集团在与比利时微电子研究中心(imec) 的合作中,使用了SEMulator3D®虚拟制造技术来探索端到端的解决方案,运用电路模拟更好地了解工艺变化的影响。我们首次开发了一种将SEMulator3D与BSIM紧凑型模型相耦合的方法,以评估工艺变化对电路性能的影响。

这项研究的目的是优化先进节点FinFET设计的源漏尺寸和侧墙厚度,以提高速度和降低功耗。为此,我们比较了具有三种不同外延 (epi) 生长形状和源漏Si刻蚀深度的FinFET反向器结构(图1),研究低介电常数材料侧墙厚度变化的影响,并确定了实现最佳性能的FinFET侧墙厚度和源漏外延形状组合。

图1. 三种结构的关键工艺步骤比较


图2对本研究方法进行了图解。我们在建模中使用三种软件:SEMulator3D、BSIM紧凑型建模和Spectre®电路模拟。首先将一个GDS输入文件导入SEMulator3D,以便进行工艺模拟和RC网表提取。然后从SEMulator3D中提取各种数据,包括几何和寄生数据,以创建带说明的RC网表。该网表随后与BSIM紧凑型前段制程 (FEOL) 器件模型相耦合,并被输入到Spectre电路模拟模型。该Spectre模型随后用于模拟正在评估的三种不同反向器的速度和功耗。

图2. 本研究方法的流程图


图3显示了三种结构(在不同的漏极间电压和侧墙厚度下)的功耗与频率的函数关系。我们注意到在不同漏极间电压下,所有外延形状几何都呈类似的功耗-速度趋势:侧墙厚度增加导致功耗降低。每个外延尺寸都有一个可产生最大速度和最佳Reff×Ceff值(有效电阻值x有效电容值)的最佳侧墙厚度。在各种侧墙厚度下,有一个特定的外延形状也提供了最高的整体性能。我们还研究了NMOS和PMOS结构最佳侧墙厚度下三种结构的源漏接入电阻(S/D-R)和栅极到源漏(GT-S/D)的电容,以便更好地了解图3中报告的结果。

图3.三个反向器在漏极电压为0.5V到1V时的功耗-速度比较(a)和放大后的漏极电压等于0.7V时的功耗-速度比较(b)


这种建模方法为FinFET工艺变化对5nm以下器件和电路性能的影响提供了有价值的指导。我们通过RC网表提取将SEMulator3D与BSIM紧凑型建模和Spectre电路模拟相耦合,成功评估和比较了三种不同反向器几何(使用不同侧墙厚度)工艺流程变化的效果,以实现最佳晶体管性能,还探讨了漏极间电压和低介电常数材料侧墙变化对速度和功耗性能的影响。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    327

    文章

    24172

    浏览量

    201056
  • 电路仿真
    +关注

    关注

    35

    文章

    182

    浏览量

    95215
  • FinFET
    +关注

    关注

    10

    文章

    245

    浏览量

    89663
收藏 人收藏

    评论

    相关推荐

    三星使用EUV成功完成5nm FinFET工艺开发

    已经完成,现在可以为客户提供样品。通过在其基于极紫外(EUV)的工艺产品中添加另一个尖端节点,三星再次证明了其在先进晶圆代工市场的领导地位。 与7nm相比,三星的
    的头像 发表于 04-18 15:48 6016次阅读

    NXP下一代汽车芯片选用台积电5nm工艺

    NXP于近日宣布下一代汽车芯片选用台积电5nm工艺。此次合作将结合NXP在汽车质量和功能安全上的优势,以及台积电业界领先的5nm技术,从而实现更强大的汽车计算系统,
    的头像 发表于 06-14 08:22 6371次阅读

    FinFET(鳍型MOSFET)简介

    、90nm、65nm、45nm、32nm、22nm、14nm、10
    发表于 01-06 14:46

    半导体行业是否为下一代IVN协议的需求做好充分准备?

    已经成为大量电信和数据通信基础设施的基础,目前正在汽车中使用100Mbps的数据传输速率。下一代1Gbps汽车以太网已经为下一代IVN设计,将在未来2-3年内推向市场。根据Strategy
    发表于 10-17 15:07

    5nm节点为什么STTMRAM比SRAM更好?

    研究机构IMEC已经发表了篇论文,该研究表明,在5nm节点,STT-MRAM与SRAM相比可以为缓存提供节能效果。这种优势比非易失性和较小的空间占用更重要。
    发表于 10-18 06:01

    10nm、7nm等制程到底是指什么?宏旺半导体和你聊聊

    制程越先进时,芯片会朝以上两个方向同时发展,即晶体管数会变多,同时芯片面积也会适当变小点点,然后性能变强,能耗变小。宏旺半导体总结下,总
    发表于 12-10 14:38

    半导体制造企业未来分析

    们的投入中,80%的开支会用于先进产能扩增,包括7nm5nm及3nm,另外20%主要用于先进封装及特殊制程。而
    发表于 02-27 10:42

    全球进入5nm时代

    及服务 对于晶圆代工厂来说,要进行5nm制程的芯片制造,除了工艺技术和设备之外,相应的半导体材料、配件,以及各种服务工作也是不可或缺的,需要产业链的合作伙伴共同参与完成。
    发表于 03-09 10:13

    2020年半导体制造工艺技术前瞻

    基于10nm++开发7nm工艺、基于7nm设计开发5nm工艺,基于
    发表于 07-07 11:38

    半导体工艺几种工艺制程介绍

      半导体发展至今,无论是从结构和加工技术多方面都发生了很多的改进,如同Gordon E. Moore老大哥预测样,半导体器件的规格在不断的缩小,芯片的集成度也在不断提升,
    发表于 12-10 06:55

    从7nm5nm半导体制程 精选资料分享

    从7nm5nm半导体制程芯片的制造工艺常常用XXnm表示,比如Intel最新的六酷睿系列
    发表于 07-29 07:19

    台积电5nm EUV工艺6月实现量产,华为下一代旗舰处理器性能提升50%

    台积电将会在今年年中开始进行5nm EUV工艺的量产,届时台积电的主要5nm工艺客户有苹果和华为两家。根据MyDrivers报道,华为的下一代
    的头像 发表于 03-07 15:52 2491次阅读

    5nm及更先进节点FinFET未来

    虽然栅极间距(GP)和鳍片间距(FP)的微缩持续为FinFET平台带来更高的性能和更低的功耗,但在5nm及更先进节点上,兼顾寄生电容电阻的控
    的头像 发表于 05-05 16:00 1217次阅读
    <b class='flag-5'>5nm</b>及更<b class='flag-5'>先进</b><b class='flag-5'>节点</b>上<b class='flag-5'>FinFET</b>的<b class='flag-5'>未来</b>

    5nm及更先进节点FinFET未来:使用工艺电路仿真预测

    虽然栅极间距(GP)和鳍片间距(FP)的微缩持续为FinFET平台带来更高的性能和更低的功耗,但在5nm及更先进节点上,兼顾寄生电容电阻的控
    发表于 05-27 17:24 6次下载

    揭秘半导体制程:8寸晶圆与5nm工艺的魅力与挑战

    在探讨半导体行业时,我们经常会听到两个概念:晶圆尺寸和工艺节点。本文将为您解析8寸晶圆以及5nm工艺这两个重要的概念。
    的头像 发表于 06-06 10:44 1449次阅读
    揭秘<b class='flag-5'>半导体</b>制程:8寸晶圆与<b class='flag-5'>5nm</b><b class='flag-5'>工艺</b>的魅力与挑战