0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何支持USB、DP、PCIe三种信号协议?

云脑智库 来源:信号完整性学习之路 作者:云脑智库 2022-04-20 10:40 次阅读

USB4.0是2019年发布的规范文档,是基于 Thunderbolt 3 协议,使用Type C接口,支持USB、DP、PCIe功能。USB4和DisPlayPort 2.0融合在一起,USB Type-C接口可以转换为DP2.0模式,用来传输音视频信号

4a027ddc-bfb0-11ec-bce3-dac502259ad0.png

图片来源于网络

如何支持USB、DP、PCIe三种信号协议?在三种之间进行切换?文档给出的是Tunnel 技术,这样就可以最大限度发挥物理带宽性能。

4a1b222e-bfb0-11ec-bce3-dac502259ad0.png

外部设备收到来自USB4接口的数据,USB 2.0数据传输给USB 2.0功能模块,USB3上行端口适配器分离出USB 3.2数据传递给增强型超速功能模块,PCIe上行端口适配器分离出PCIe数据传递给PCIe功能模块,DisplayPort输出适配器分离出视频信号给DisplayPort显示模块。这样USB4主机就可以和外部设备(比如固态硬盘,移动硬盘,显示器等)之间进行传递文件和显示视频等功能。

这个技术让我想起Type C支持的拓展模式Alternate Mode。

规范文档文末,给出使用Tunnel 技术,USB链路的带宽:

4a2bf414-bfb0-11ec-bce3-dac502259ad0.png

对前面的1485/1537/1169/1259 ns延迟时间的计算,理解得不够,这边做个记录,后面等其他串行信号学习总结后,再做比较和理解。

4a3f7304-bfb0-11ec-bce3-dac502259ad0.gif

USB3.0链路给出的损耗指标:

4a50d324-bfb0-11ec-bce3-dac502259ad0.png

需要注意的,Device部分的2~3inch PCB 走线,之所以给出的是一个范围,是因为2.5dB包含芯片封装和寄生效应。

这个是2008年提的一个标准。等到2012年,为了增加设备端的损耗裕量,将总损耗提高了4dB,用以终端设备损耗裕量提高。

针对Gen1和Gen2不同速率链路,各部分损耗标准做了细分,同时针对不同的接口形式也给出细化指标:

4a5ff278-bfb0-11ec-bce3-dac502259ad0.png

以上这些是在USB3.1版本的文档给出的相关量化数据。

2021 DesignCon 关于USB部分的技术文档,也给出了相关量化指标:

4a7af0aa-bfb0-11ec-bce3-dac502259ad0.png

有消费类产品就是使用的上面的标准。

等到USB4规范文档,这里面的协和USB4有一些不同:

4a8db294-bfb0-11ec-bce3-dac502259ad0.png

前文也给出过,针对Repeater中继器给出的相关标准:

4aa6bef6-bfb0-11ec-bce3-dac502259ad0.png

会发现,相关的指标比较多,针对各种应用选择有的不同细化指标,这取决于你设计的产品和应用。

4a3f7304-bfb0-11ec-bce3-dac502259ad0.gif

串行信号的测试,都会使用测试夹具(Fixture)。USB4规范文档这里面针对测试夹具的指标:5GHz时为0.5dB ± 0.25 dB,在10 GHz 时为1dB ± 0.25 dB。

夹具的目标单端阻抗应为42.5 Ω,也就是85Ω的差分阻抗。

针对Gen 2 和Gen 3 测试的标准和测试点的选择都是不同的,做了细分。

4adc9f8a-bfb0-11ec-bce3-dac502259ad0.png

链路测试点示意图:

4aed9402-bfb0-11ec-bce3-dac502259ad0.png

测试指标也做了细分,即使是Gen2速率下,测试指标也有所不同:

4b054a98-bfb0-11ec-bce3-dac502259ad0.png

针对链路,满足相关的测试指标,给出均衡参数配置,以此来找到最优的值:

4b2450d2-bfb0-11ec-bce3-dac502259ad0.png

USB4设计没有做过,也没有看到最新的设计方面的文档。关于USB4设计方面的管控,可以参考USB3.2设计方面的相关指标:

Stub Gen 2 <381um;

USB3.2针对AC 耦合电容100nF(75~265nF),USB4这里给出的范围是135~265 nF;

反焊盘的处理:

4b45c0e6-bfb0-11ec-bce3-dac502259ad0.png

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • usb
    usb
    +关注

    关注

    59

    文章

    7421

    浏览量

    258031
  • 适配器
    +关注

    关注

    8

    文章

    1819

    浏览量

    66923
  • type-c
    +关注

    关注

    544

    文章

    1544

    浏览量

    266353

原文标题:USB4.0知识指南

文章出处:【微信号:CloudBrain-TT,微信公众号:云脑智库】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    有关DP通信的一些问题求教?

    变频器和上位机在进行DP通信时,有好几个问题不太理解,包括一些软件理论和硬件电路搭建的问题请教。 1、通信协议是什么,我认为的通信协议是两台或多台可以进行数据收发的设备进行沟通的语言标准,就像地球上
    发表于 03-31 23:23

    协议远距离读卡芯片DP1363F支持18092/15693协议

    DP1363F是一款高度集成的非接触读写芯片支持ISO 15693协议事项远距离读卡(距离可达到2米),集强大的多协议支持、最高射频输出功率
    发表于 02-27 16:11

    cyusb3014进入DP替代模式后断开USB连接是什么原因?

    你好,我已经用 cyusb3014 编写了固件,开机后可以成功枚举。 现在我正在开发 USBdp altmode 功能。 当视频信号通过USB成功传输时,我的
    发表于 02-23 08:17

    运放的三种应用

    运放在电路中主要存在三种应用,放大器,滤波器,振荡器。再这三种应用电路中,运放的两大特点虚短虚断仍然成立吗? 在阻尼振荡器中,工作过程是否按照我描述的这样,在反相输入端加一个近似锯齿波的电流源,正半
    发表于 01-26 16:18

    PCIE的发展史及应用

    随着PCIE版本的不断升级,其应用范围也越来越广泛。除了传统的显卡、网卡、声卡等设备外,SSD、USB控制器、Thunderbolt接口等设备也开始支持PCIE接口。
    的头像 发表于 01-21 10:25 662次阅读

    基于V7的高性能PCIe信号处理板

    1个PCIe X4连接器电口,接插件为molex接口,在使用中可支持光纤传输。1个PCIe X8 标准接口,支持V2.0,V3.0规范,1个千兆网络。
    的头像 发表于 01-09 11:07 267次阅读
    基于V7的高性能<b class='flag-5'>PCIe</b><b class='flag-5'>信号</b>处理板

    体验紫光PCIE之使用WinDriver驱动紫光PCIE

    对BAR0写进去和读出来是一致的,但是这样并不知底层如何操作,可以在FPGA使用Inserter抓取相关信号结合PCIE协议来分析。RX信号在axis_master,TX
    发表于 11-17 14:35

    协议转换网关支持OPC UA及SNMP协议

    ,然后将采集到的Modbus RTU数据封装在SNMP OPC UA协议中,并通过网络传输到相应的系统。 IEC61850、IEC101和PLC协议转SNMP OPC UA网关同样可以实现这三种
    发表于 10-09 19:52

    PCIe引脚定义和PCIe协议层介绍

    本文我们将向大家介绍PCIe引脚定义以及PCIe协议层。
    发表于 09-26 11:39 7478次阅读
    <b class='flag-5'>PCIe</b>引脚定义和<b class='flag-5'>PCIe</b><b class='flag-5'>协议</b>层介绍

    Kinetic KTM5000 TYPE-C Hub方案,支持多屏MST/SST,带PD供电,type-c输入3*DP输出

    普及化,而Type-C的DP Alt Mode大功能,分别是DP传输、PD供电以及USB传输,将其应用在外设拓展输入接口,不仅能正常传输视频和数据
    发表于 08-16 09:24

    PI3PCIE3413 DP源参考设计

    电子发烧友网站提供《PI3PCIE3413 DP源参考设计.pdf》资料免费下载
    发表于 07-25 09:58 0次下载
    PI3<b class='flag-5'>PCIE</b>3413 <b class='flag-5'>DP</b>源参考设计

    GSV2201/DP转HDMI 2.0芯片DP1.4转接成HDMI 2.0+USB 3.1+PD3.0的高集成度芯片支持输出HDMI 4K60,USB 3.0/3.1、PD3.0,100%纯国产

    DP1.4转接成HDMI 2.0+USB 3.1+PD3.0的高集成度芯片。支持输出HDMI 4K60(DSC Bypass最高4K120)、USB 3.0/3.1、PD3.0,且
    的头像 发表于 06-19 10:39 962次阅读

    USB PD3.1+PD+QC+AFC+FCP 快充协议取电芯片 PD诱骗芯片

    USB PD 快充协议支持动态切换电压档位  集成 PD2.0/3.0 快充协议支持 PD3.0
    发表于 06-01 22:14

    适用于PCIe 5.1、DP 1.5、USB 0.1、SATA和未来协议的PIPE 4.3.2

    人工智能和机器学习正在迅速渗透到广泛的设备中,推动了SoC设计的重新架构,需要更多的内存空间和更高的带宽来传输和处理数据。这种变化需要更高速的接口和更宽的总线,为增强最新的 PCIeUSBDP
    的头像 发表于 05-26 11:06 2382次阅读
    适用于<b class='flag-5'>PCIe</b> 5.1、<b class='flag-5'>DP</b> 1.5、<b class='flag-5'>USB</b> 0.1、SATA和未来<b class='flag-5'>协议</b>的PIPE 4.3.2

    UD PCIe-404全国产化信号处理卡 PCIe3.0×8

    UD PCIe-404全国产化信号处理模块为标准PCIe全高的结构,对外支持PCIe3.0×8通信,也可以采用千兆以太网(RJ45连接器)
    发表于 05-21 18:27