0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

UCIe联盟热之下的思考,Chiplet技术本身更值得关注

知芯话 来源:知芯话 作者:知芯话 2022-04-08 11:26 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

上月初,英特尔携手日月光半导体(ASE)、AMDArm、谷歌云、Meta、微软、高通三星和台积电等厂商发起UCIe产业联盟(通用芯粒高速互连),意欲推行开放的晶片间互连标准。可以说UCIe的出现,代表着全球半导体产业已经进入到成熟的产业阶段,但因为标准体系涉及到产业各环节间的协调和产业推广,UCIe真正被行业认可和开始实施预计还需要比较长的时间。

目前大陆已经有第一批企业率先加入了该组织,与UCIe产业联盟其他成员共同致力于UCIe 1.0版本规范和新一代UCIe技术标准的研究与应用,这是值得高兴的。但就是在该联盟热度持续不下的时候,我们也应该沉下心来思考这对技术研发与生态发展的影响。打铁还需自身硬,在联盟标准热度之下,除了加入标准获得话语权,芯片研发企业还应该冷静打磨自身,潜心研发攻克核心技术,为国内自主可控技术突破作出切实的贡献。

从产业角度来看,Chiplet目前主要以英特尔为代表等具有强大设计能力的公司可以做,UCIe产业联盟成员包括日月光、超威(AMD)、Google Cloud(谷歌)、脸书母公司Meta、微软、高通、三星和台积电等多家业者,包括半导体、封装、IP供应商、晶圆代工厂和云端服务提供厂商,基本可以形成一个小的产业生态闭环,这将进一步提高各产业环节的集中度,进一步巩固了龙头优势,是否会真正利好半导体产业的发展也是存疑的。

尤其需要注意到英特尔在美国半导体产业中扮演的敏感角色,在此特定背景下,我们不希望看到UCIe会成为政治化的工具。国内方面,我们要继续走好自己的路,加速国产化的同时,我们要做好应对一切冲击的准备。一方面,UCIe提供了一种可参考的产业平台机制,我们亦可以通过组建内部产业联盟的方式来优化产业分工,进一步加快国内产业发展,提高国内半导体产业对于冲击的耐受力。

就这一点,早在2020年国内举办的全球硬科技创新大会上,中国科学院院士/图灵奖得主姚期智、西安市副市长马鲜萍、芯动科技CEO敖海、紫光存储总裁任奇伟就共同启动了中国Chiplet产业联盟。并提出该联盟将致力于集聚人工智能集成电路等领域产、学、研、金各类资源,搭建开放创新平台,缩短芯片设计周期、降低芯片设计成本,解决我国高质量发展进程中相关“卡脖子”技术难题。

另一方面,我们可以尽早开发出标准化的自主Chiplet技术,为高性能CPU/GPU/NPU芯片的异构实现提供保障。就我所知,目前国内真正推出自主Chiplet技术的有芯动科技,我们来看看它推出的国内第一款自主Chiplet技术——Innolink™ Chiplet。据悉,Innolink™ Chiplet是第一款国产自主研发物理层兼容UCIe标准的IP解决方案。

get?code=YWE2NjJjM2Y5ZGQ5MWExNDE4MDE0MTJhM2Q1ZWM3ZWUsMTY0OTM4ODEyMjk4OQ==

据公开资料介绍,芯动在Chiplet技术领域积累了大量的客户应用需求经验,并且和台积电、intel、三星、美光等业界领军企业有密切的技术沟通和合作探索,在近几年各大巨头推行自己的Chiplet互联标准时,芯动科技也奋起直追紧随其后,两年前就开始了Innolink™ 的研发工作,率先明确Innolink B/C基于DDR的技术路线,并于2020年的Design Reuse全球会议上首次向业界公开Innolink A/B/C技术,率先推出自主研发的Innolink™ Chiplet标准并实现授权量产。

Innolink™ Chiplet具有自主知识产权,填补了国内的异构集成技术空白,打破了国外核心技术垄断,成功应用于国产GPU及其他高性能计算芯片,为国产高性能芯片的发展提供了一条新的道路。得益于正确的技术方向和超前的布局规划,Innolink™ 的物理层与UCIe的标准保持一致,成为国内首发、世界领先的自主UCIe Chiplet解决方案。

get?code=MzFhOGZjZjM0Y2I0ZTkxZWUzNmMyMDZhNTk3Y2VhNmMsMTY0OTM4ODEyMjk4OQ==

Innolink A/B/C实现方法

看到Innolink™ Chiplet实实在在的硬数据,我们确实惊讶于国内已在Chiplet领先技术领域实现了领先超越。尽管芯动科技在消费者领域并不为人熟知,但在很多B端企业中已颇具盛名,服务了数百家知名企业,拥有超过200次的流片记录、逾60亿颗授权量产芯片。Innolink™ Chiplet让我们看到了市场热度之下国内半导体耕耘者们默默无闻、脚踏实地的努力,也看到了国产半导体技术的更多未来。

总的来说,Chiplet发展需要整个半导体产业链的协同分工,从芯片设计、EDA工具晶圆制造封装测试,需要统一的标准和工艺升级,这需要时间探索和协作,不断地迭代前进。在当前的国际市场背景下,国产自主可控、可以持续迭代和发展的Chiplet技术显得尤为重要。芯动科技推出的自主Chiplet技术已成功运用于国产第一款高性能GPU“风华1号”,提升了产品性能和带宽,成为国产芯片里走在最前列的异构集成设计的实践者,期待更多本土企业和技术的突破,加快实现国产芯片自主可控。

审核编辑:符乾江

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • chiplet
    +关注

    关注

    6

    文章

    499

    浏览量

    13650
  • UCIe
    +关注

    关注

    0

    文章

    53

    浏览量

    2035
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    2026值得关注的存储技术

    作者:黄晶晶   在AI发展浪潮下,算力体系的软硬件协同适配能力持续跃升,从芯片架构优化、大模型逐渐收敛到算力调度机制,全链路的技术迭代已大幅消解算力供给与应用需求间的适配性矛盾。当算力不再是制约
    的头像 发表于 01-03 05:54 1.4w次阅读
    2026<b class='flag-5'>值得</b><b class='flag-5'>关注</b>的存储<b class='flag-5'>技术</b>

    Chiplet异构集成的先进互连技术

    半导体产业正面临传统芯片缩放方法遭遇基本限制的关键时刻。随着人工智能和高性能计算应用对计算能力的需求呈指数级增长,业界已转向多Chiplet异构集成作为解决方案。本文探讨支持这一转变的前沿互连技术,内容来自新加坡微电子研究院在2025年HIR年会上发表的研究成果[1]。
    的头像 发表于 02-02 16:00 2851次阅读
    多<b class='flag-5'>Chiplet</b>异构集成的先进互连<b class='flag-5'>技术</b>

    如何突破AI存储墙?深度解析ONFI 6.0高速接口与Chiplet解耦架构

    的零误码与稳定性 量产背书25+ 成功案例, 10+ 全球客户证明方案的成熟度与商业可靠性 4. 战略演进:从单一IP向Chiplet基础设施平台跨越奎芯科技不仅提供“设计蓝图”,通过M2LINK
    发表于 01-29 17:32

    朗骏智能受邀出席2026 Zhaga联盟中国峰会

    2026年1月23日,ZHAGA联盟中国峰会在深圳隆重召开,引起了许多人的关注
    的头像 发表于 01-28 11:14 763次阅读

    西门子EDA如何推动Chiplet技术商业化落地

    全球半导体产业正从旷日持久的竞速赛,转向以创新为核心的全新范式。在这场革命中,Chiplet(小芯片)技术来到了聚光灯下,它主张将复杂系统分解为模块化的小芯片,通过先进封装技术进行异构集成,从而开辟了一条通往更高性能密度的路径。
    的头像 发表于 01-24 10:14 1314次阅读

    兆芯受邀出席中国电信信创产业联盟成立仪式

    近日,中国电信信创产业联盟(以下简称“联盟”)成立仪式在广州2025年数智科技生态大会主论坛成功举办。联盟的成立,不仅为关键核心技术自主可控和产业生态协同发展筑牢了基础,
    的头像 发表于 12-29 14:29 432次阅读
    兆芯受邀出席中国电信信创产业<b class='flag-5'>联盟</b>成立仪式

    得一微电子受邀出席第四届HiPi Chiplet论坛

    12月20日,由高性能芯片互联技术联盟(简称HiPi联盟)主办的第四届HiPi Chiplet论坛在北京成功举办。本届论坛以“探索芯前沿,驱动新智能”为核心主题,聚焦算力升级、先进工艺
    的头像 发表于 12-25 15:42 622次阅读

    UCIe协议代际跃迁驱动开放芯粒生态构建

    在芯片技术从 “做大单片” (单片SoC)向 “小芯片组合” (芯粒式设计)转型的当下,一套统一的互联标准变得至关重要。UCIe协议便是一套芯粒芯片互联的 “通用语言”。
    的头像 发表于 11-14 14:32 1635次阅读
    <b class='flag-5'>UCIe</b>协议代际跃迁驱动开放芯粒生态构建

    解构Chiplet,区分炒作与现实

    ,对于芯片架构的设计需要什么、哪些技术已经成熟可用以及哪些创新即将出现,仍然存在不确定性。在Chiplet开始广泛应用之前,了解该技术及其配套生态系统至关重要。随着
    的头像 发表于 10-23 12:19 526次阅读
    解构<b class='flag-5'>Chiplet</b>,区分炒作与现实

    CMOS 2.0与Chiplet两种创新技术的区别

    摩尔定律正在减速。过去我们靠不断缩小晶体管尺寸提升芯片性能,但如今物理极限越来越近。在这样的背景下,两种创新技术站上舞台:CMOS 2.0 和 Chiplet(芯粒)。它们都在解决 “如何让芯片更强” 的问题,但思路却大相径庭。
    的头像 发表于 09-09 15:42 1205次阅读

    新思科技UCIe IP解决方案实现片上网络互连

    通用芯粒互连技术UCIe)为半导体行业带来了诸多可能性,在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM(cHBM)等创新应用,满足了I/O裸片
    的头像 发表于 08-04 15:17 2937次阅读

    技术资讯 I 完整的 UCIe 信号完整性分析流程和异构集成合规性检查

    3D异质集成(3DHI)技术可将不同类型、垂直堆叠的半导体芯片或芯粒(chiplet)集成在一起,打造高性能系统。因此,处理器、内存和射频等不同功能可以集成到单个芯片或封装上,从而提高性能和效率
    的头像 发表于 06-13 16:27 712次阅读
    <b class='flag-5'>技术</b>资讯 I 完整的 <b class='flag-5'>UCIe</b> 信号完整性分析流程和异构集成合规性检查

    锂电池失控原理及安全检测技术解析

    #锂电池失控原理及安全检测技术解析 大规模储能场站的出现,是新能源应用发展的必然结果。与此同时,其基础元件——锂电池的失控,往往会蔓延导致大规模火灾灾难,严重时甚至累及人员生命安全和重大
    发表于 05-12 16:51

    当我问DeepSeek国内芯片封测有哪些值得关注的企业,它这样回我

    出国内十大值得关注的封测企业时,列表中其中既有长电科技等传统巨头,也有万年芯这样的专精特新力量。1.长电科技作为全球第三大封测企业,长电科技以FCBGA(倒装芯片球栅格
    的头像 发表于 05-12 14:56 6579次阅读
    当我问DeepSeek国内芯片封测有哪些<b class='flag-5'>值得</b><b class='flag-5'>关注</b>的企业,它这样回我

    技术封锁到自主创新:Chiplet封装的破局之路

    从产业格局角度分析Chiplet技术的战略意义,华芯邦如何通过技术积累推动中国从“跟跑”到“领跑”。
    的头像 发表于 05-06 14:42 1080次阅读