0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

UCIe联盟热之下的思考,Chiplet技术本身更值得关注

知芯话 来源:知芯话 作者:知芯话 2022-04-08 11:26 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

上月初,英特尔携手日月光半导体(ASE)、AMDArm、谷歌云、Meta、微软、高通三星和台积电等厂商发起UCIe产业联盟(通用芯粒高速互连),意欲推行开放的晶片间互连标准。可以说UCIe的出现,代表着全球半导体产业已经进入到成熟的产业阶段,但因为标准体系涉及到产业各环节间的协调和产业推广,UCIe真正被行业认可和开始实施预计还需要比较长的时间。

目前大陆已经有第一批企业率先加入了该组织,与UCIe产业联盟其他成员共同致力于UCIe 1.0版本规范和新一代UCIe技术标准的研究与应用,这是值得高兴的。但就是在该联盟热度持续不下的时候,我们也应该沉下心来思考这对技术研发与生态发展的影响。打铁还需自身硬,在联盟标准热度之下,除了加入标准获得话语权,芯片研发企业还应该冷静打磨自身,潜心研发攻克核心技术,为国内自主可控技术突破作出切实的贡献。

从产业角度来看,Chiplet目前主要以英特尔为代表等具有强大设计能力的公司可以做,UCIe产业联盟成员包括日月光、超威(AMD)、Google Cloud(谷歌)、脸书母公司Meta、微软、高通、三星和台积电等多家业者,包括半导体、封装、IP供应商、晶圆代工厂和云端服务提供厂商,基本可以形成一个小的产业生态闭环,这将进一步提高各产业环节的集中度,进一步巩固了龙头优势,是否会真正利好半导体产业的发展也是存疑的。

尤其需要注意到英特尔在美国半导体产业中扮演的敏感角色,在此特定背景下,我们不希望看到UCIe会成为政治化的工具。国内方面,我们要继续走好自己的路,加速国产化的同时,我们要做好应对一切冲击的准备。一方面,UCIe提供了一种可参考的产业平台机制,我们亦可以通过组建内部产业联盟的方式来优化产业分工,进一步加快国内产业发展,提高国内半导体产业对于冲击的耐受力。

就这一点,早在2020年国内举办的全球硬科技创新大会上,中国科学院院士/图灵奖得主姚期智、西安市副市长马鲜萍、芯动科技CEO敖海、紫光存储总裁任奇伟就共同启动了中国Chiplet产业联盟。并提出该联盟将致力于集聚人工智能集成电路等领域产、学、研、金各类资源,搭建开放创新平台,缩短芯片设计周期、降低芯片设计成本,解决我国高质量发展进程中相关“卡脖子”技术难题。

另一方面,我们可以尽早开发出标准化的自主Chiplet技术,为高性能CPU/GPU/NPU芯片的异构实现提供保障。就我所知,目前国内真正推出自主Chiplet技术的有芯动科技,我们来看看它推出的国内第一款自主Chiplet技术——Innolink™ Chiplet。据悉,Innolink™ Chiplet是第一款国产自主研发物理层兼容UCIe标准的IP解决方案。

get?code=YWE2NjJjM2Y5ZGQ5MWExNDE4MDE0MTJhM2Q1ZWM3ZWUsMTY0OTM4ODEyMjk4OQ==

据公开资料介绍,芯动在Chiplet技术领域积累了大量的客户应用需求经验,并且和台积电、intel、三星、美光等业界领军企业有密切的技术沟通和合作探索,在近几年各大巨头推行自己的Chiplet互联标准时,芯动科技也奋起直追紧随其后,两年前就开始了Innolink™ 的研发工作,率先明确Innolink B/C基于DDR的技术路线,并于2020年的Design Reuse全球会议上首次向业界公开Innolink A/B/C技术,率先推出自主研发的Innolink™ Chiplet标准并实现授权量产。

Innolink™ Chiplet具有自主知识产权,填补了国内的异构集成技术空白,打破了国外核心技术垄断,成功应用于国产GPU及其他高性能计算芯片,为国产高性能芯片的发展提供了一条新的道路。得益于正确的技术方向和超前的布局规划,Innolink™ 的物理层与UCIe的标准保持一致,成为国内首发、世界领先的自主UCIe Chiplet解决方案。

get?code=MzFhOGZjZjM0Y2I0ZTkxZWUzNmMyMDZhNTk3Y2VhNmMsMTY0OTM4ODEyMjk4OQ==

Innolink A/B/C实现方法

看到Innolink™ Chiplet实实在在的硬数据,我们确实惊讶于国内已在Chiplet领先技术领域实现了领先超越。尽管芯动科技在消费者领域并不为人熟知,但在很多B端企业中已颇具盛名,服务了数百家知名企业,拥有超过200次的流片记录、逾60亿颗授权量产芯片。Innolink™ Chiplet让我们看到了市场热度之下国内半导体耕耘者们默默无闻、脚踏实地的努力,也看到了国产半导体技术的更多未来。

总的来说,Chiplet发展需要整个半导体产业链的协同分工,从芯片设计、EDA工具晶圆制造封装测试,需要统一的标准和工艺升级,这需要时间探索和协作,不断地迭代前进。在当前的国际市场背景下,国产自主可控、可以持续迭代和发展的Chiplet技术显得尤为重要。芯动科技推出的自主Chiplet技术已成功运用于国产第一款高性能GPU“风华1号”,提升了产品性能和带宽,成为国产芯片里走在最前列的异构集成设计的实践者,期待更多本土企业和技术的突破,加快实现国产芯片自主可控。

审核编辑:符乾江

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • chiplet
    +关注

    关注

    6

    文章

    482

    浏览量

    13502
  • UCIe
    +关注

    关注

    0

    文章

    52

    浏览量

    1991
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    新思科技UCIe IP解决方案实现片上网络互连

    通用芯粒互连技术UCIe)为半导体行业带来了诸多可能性,在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM(cHBM)等创新应用,满足了I/O裸片
    的头像 发表于 08-04 15:17 2253次阅读

    技术资讯 I 完整的 UCIe 信号完整性分析流程和异构集成合规性检查

    3D异质集成(3DHI)技术可将不同类型、垂直堆叠的半导体芯片或芯粒(chiplet)集成在一起,打造高性能系统。因此,处理器、内存和射频等不同功能可以集成到单个芯片或封装上,从而提高性能和效率
    的头像 发表于 06-13 16:27 452次阅读
    <b class='flag-5'>技术</b>资讯 I 完整的 <b class='flag-5'>UCIe</b> 信号完整性分析流程和异构集成合规性检查

    技术封锁到自主创新:Chiplet封装的破局之路

    从产业格局角度分析Chiplet技术的战略意义,华芯邦如何通过技术积累推动中国从“跟跑”到“领跑”。
    的头像 发表于 05-06 14:42 697次阅读

    浅谈Chiplet与先进封装

    随着半导体行业的技术进步,尤其是摩尔定律的放缓,芯片设计和制造商们逐渐转向了更为灵活的解决方案,其中“Chiplet”和“先进封装”成为了热门的概念。
    的头像 发表于 04-14 11:35 997次阅读
    浅谈<b class='flag-5'>Chiplet</b>与先进封装

    Chiplet技术在消费电子领域的应用前景

    探讨Chiplet技术如何为智能手机、平板电脑等消费电子产品带来更优的性能和能效比。
    的头像 发表于 04-09 15:48 788次阅读
    <b class='flag-5'>Chiplet</b><b class='flag-5'>技术</b>在消费电子领域的应用前景

    奇异摩尔受邀出席第三届HiPi Chiplet论坛

    2025年3月28日至29日,由高性能芯片互联技术联盟(HiPi 联盟)主办的 “第三届 HiPi Chiplet 论坛” 将于北京朝林松源酒店举行。本届论坛以“标准促进创新生态发展”
    的头像 发表于 03-25 16:59 1584次阅读

    VirtualLab Fusion应用:透镜引起焦点偏移的研究

    摘要 随着材料加工技术的发展,高功率激光光源的应用越来越广泛。这在光学系统的各个元件中产生大量的热量,可能引入各种光学效应,如透镜效应,它将改变透镜的焦距。在这个用例中,我们演示了由聚焦透镜
    发表于 03-12 09:43

    新思科技与英特尔携手完成UCIe互操作性测试

    近日,新思科技与英特尔携手合作,率先完成了UCIe(Universal Chiplet Interconnect Express)互操作性测试芯片演示,并成功推出了包含控制器、PHY(物理层)和验证
    的头像 发表于 02-18 14:18 775次阅读

    乾瞻科技UCIe IP设计定案,实现高速传输技术突破

    全球高速接口IP领域的佼佼者乾瞻科技(InPsytech, Inc.)近日宣布,其Universal Chiplet Interconnect Express(UCIe)系列产品在性能与效率方面
    的头像 发表于 01-21 10:44 828次阅读

    乾瞻科技宣布最新UCIe IP设计定案,推动高速传输技术突破

    UCIe)系列产品在性能与效率上实现了重大突破。新一代UCIe物理层IP基于台积电N4制程,预计于今年完成设计定案,支持每通道高达64GT/s的传输速度,展现了其在高带宽应用领域的技术实力。 凭借丰富
    发表于 01-17 10:55 313次阅读

    解锁Chiplet潜力:封装技术是关键

    如今,算力极限挑战正推动着芯片设计的技术边界。Chiplet的诞生不仅仅是技术的迭代,更是对未来芯片架构的革命性改变。然而,要真正解锁Chiplet
    的头像 发表于 01-05 10:18 1801次阅读
    解锁<b class='flag-5'>Chiplet</b>潜力:封装<b class='flag-5'>技术</b>是关键

    Chiplet技术革命:解锁半导体行业的未来之门

    随着半导体技术的飞速发展,芯片设计和制造面临着越来越大的挑战。传统的单芯片系统(SoC)设计模式在追求高度集成化的同时,也面临着设计复杂性、制造成本、良率等方面的瓶颈。而Chiplet技术的出现,为这些问题提供了新的解决方案。本
    的头像 发表于 12-26 13:58 1791次阅读
    <b class='flag-5'>Chiplet</b><b class='flag-5'>技术</b>革命:解锁半导体行业的未来之门

    飒特红外成像技术的创新应用

    随着全球城市化进程的加速,科技、环保、宜居正成为全民诉求,智慧城市的概念也逐渐成为现代城市建设和创新服务管理的重要方向。在这个过程中,各种先进的技术和解决方案层出不穷,飒特红外作
    的头像 发表于 12-25 17:37 1146次阅读

    Alpahwave Semi推出全球首个64Gbps UCIe D2D互联IP子系统

    Semi在高速互联技术领域的又一次飞跃。 据Alpahwave Semi介绍,其第三代64Gbps UCIe D2D IP子系统是在此前24Gbps、36Gbps两代UCIe互联技术
    的头像 发表于 12-25 14:49 1074次阅读

    晟联科UCIe+SerDes方案塑造高性能计算(HPC)新未来

    Semiconductor Trade Statistics UCIe+SerDes对大算力芯片的价值 目前,基于UCIe的Multi-Die Chiplet是实现More than Moore的重要手段,结合先进的2.5D和
    的头像 发表于 12-25 10:17 1206次阅读
    晟联科<b class='flag-5'>UCIe</b>+SerDes方案塑造高性能计算(HPC)新未来