0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

关于Xilinx的工具报告

C29F_xilinx_inc 来源:赛灵思 作者:赛灵思 2022-02-16 16:21 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

工具报告概述

FPGA综合和物理实现工具产生许多种报告,包含了错误和警告、逻辑利用、设计频率、时序、时钟等信息。需要设计者了解大量有关设计工具的知识才能阅读报告,以及迅速找到所需信息。Xilinx 和其他 FPGA 设计工具还能将报告中的一些最重要和最常用的信息用图形显示出来,但这些内容还不足够用于分析。

很多报告的结构都是一致的,都由多个部分组成,每个部分包含了特定类型的信息。例如,有的报告显示错误、警告、1O特性、层次化利用。

报告

报告名称:XST 综合报告

工具:Xilinx XST

文件扩展名:.srp、.syr

XST综合报告句含有关综合洗项、HDL和低级综合、设计总结、逻辑利用和性能估计的信息。

报告名称: 转换报告

工具:NGDBUILD

文件扩展名:bld

转换报告包含有关NDGBUILD 运行的信息,包括用户自定义约束、分区实现。

报告名称:映射报告

工具:MAP

文件扩展名:mrp

映射报告包含有关映射的信息:设计总结、逻辑删除、IO特性、层次化的逻辑利用和其他几个部分。

默认情况下,映射报告中只包含基本信息。使用-detail MAP选项允许查看完整报告。

报告名称:物理综合

工具:MAP

文件扩展名: .psr

物理综合报告文件包含有关负责不同时序和区域优化的映射选项信息:全局优化(-global_opt)、重定时(-retiming)、等效寄存器移除(-equivalent_registerremoval)、组合逻辑优化(-logic_opt)、寄存器复制(-register_dupllication) 及电源细粒度逻辑时钟门控优化(-power)。

报告名称:物理约束报告

工具:MAP

文件扩展名:.pcf

物理约束报告包含设计输人期间确定的及用户增加的所有物理约束。

报告名称:布局布线报告

工具:PAR

文件扩展名:.par

布局布线报告包含关于PAR运行的不同信息:命令行选项、设计利用和性能总结、详细时钟资源报告及分区实现情况。

报告名称:焊盘报告

工具: PAR

文件扩展名: . pad

焊盘报告包含设计中使用的所有IO元件列表、与这些IO相关的FPGA引脚和特征,例如方向、IO标准、偏移速率和驱动器强度。

报告名称:未布线信号报告

工具: PAR

文件扩展名: . unroutes

未布线信号报告包含不能被布局布线( PAR )的信号列表。报告中出现任何信号都表明设计发生了错误。

报告名称:设计规则检查报告

工具: BITGEN

文件扩展名: . drc

设计规则检查报告包含各种由BITGEN执行的设计规则检查(DRC)结果。DRC可以通过指定-d( no DRC) BITGEN命令行选项来禁用。

报告名称:比特流生成报告

工具: BITGEN

文件扩展名:bgn

比特流生成报告包含BITGEN期间使用的信息选项及整个运行结果。

报告名称:时序报告

工具: Xilinx TRCE

文件扩展名:、.twr、.twx

报告名称:时序约束相互作用的报告

工具: TRCE

文件扩展名: . tsi

持续关注,时序报告在后续将有较详细的描述。

许多报告包含了重叠或补充信息。下面是按提供信息类型组织的报告列表。

逻辑利用

在FPGA编译过程中,有几个报告涉及逻辑利用。

综合报告(. syr、. srp)包含逻辑利用的估计信息,并不包括翻译阶段增加的IP核,以及此前MAP期间执行的逻辑优化。

映射报告(. mrp) 提供整个设计的布局后逻辑利用及单个模块利用划分( break down)。

布局布线报告(. par)提供最准确的布线后的逻辑利用信息。

时序

综合(. syr、.srp)和映射(. mrp)报告包含在逻辑级进行的时序信息估计。

完整的时序信息产生于布局布线之后。布局布线报告(. par)包含完整的时序信息。

TRCE静态时序分析报告(.twr, .twx)包含由信号、端点、时钟或时序组合构成的详细时序信息

IO信息

映射报告(.mrp)提供布局后关于IO性能的信息。该报告不包含任何布线信息。

焊盘报告(.pad)包含完整的布线后的IO信息。

时钟

综合报告(. syr、. srp)提供了有关设计时钟与时钟负载(时钟驱动寄存器的个数)的基本信息。

映射报告(. mrp)包含有关时钟资源的使用信息,例如MMCM和全局缓冲区。它还提供了有关控制集( control set) 的详细信息,所谓控制集是指时钟、复位、时钟使能及逻辑预置计数的组合。

布局布线报告(.par)提供了设计中每个时钟的详细时序信息:摆幅(skew)、最大延迟、满足或不满足时序( positive or negative slack) 及时序错误总结。

TRCE时序报告(.twr、.twx)包含最完整、最详细的时序信息。

审核编辑:符乾江

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1664

    文章

    22571

    浏览量

    640768
  • Xilinx
    +关注

    关注

    73

    文章

    2209

    浏览量

    132188
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    GMSL GUI工具如何与上位机相连,需要I2C转USB工具吗?

    ADI工程师,您好 当前已下载好贵司的GUI工具,如下图 想通过上位机调试我司的样机如何与上位机相连,需要I2C转USB工具吗? 还是ADI有专门的工具? 有关于这个GUI的使用说明吗
    发表于 05-22 07:35

    如何创建运行META OIC工具的Session文件

    OIC(Occupant Injury Criteria,乘员伤害准则)工具是 META 后处理软件中用于自动提取和评估乘员损伤结果的强大功能。它支持从仿真和物理实验结果中提取关键损伤指标,并生成
    的头像 发表于 05-19 16:20 316次阅读
    如何创建运行META OIC<b class='flag-5'>工具</b>的Session文件

    Xilinx器件封装全方位指南:设计与应用要点解析

    Xilinx器件封装全方位指南:设计与应用要点解析 在电子设计领域,器件封装犹如电子设备的“外衣”,不仅影响着器件的性能,还对整个系统的稳定性和可靠性起着关键作用。Xilinx作为FPGA领域的领军
    的头像 发表于 03-27 11:00 281次阅读

    Xilinx FPGA输入延迟原语介绍

    在高速接口设计中,时序收敛往往是工程师面临的最大“噩梦”。当数据传输速率突破 800Mbps 时,微小的 PCB 走线差异都足以让系统崩溃。本文将深度剖析 Xilinx 7 系列(IDELAYE2)与 UltraScale 系列(IDELAYE3)的底层原理,带你彻底攻克输入延迟校准难题。
    的头像 发表于 03-11 09:29 3461次阅读
    <b class='flag-5'>Xilinx</b> FPGA输入延迟原语介绍

    嵌入式软件单元测试必要性与专业工具重要性的系统性专业研究报告

    强制覆盖率要求 报告审计要求 ‌ISO 26262‌(ASIL D) 汽车电子 ‌100% MC/DC‌(修正条件/判定覆盖) 必须由自动化工具生成‌可追溯矩阵‌(需求→代码→测试用例) ‌IEC
    发表于 03-05 10:41

    Xilinx FPGA中IDELAYCTRL参考时钟控制模块的使用

    IDELAYCTRL 是 Xilinx FPGA(特别是支持高速 I/O 的系列,如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan-6/7 等)中用于管理和校准输入延迟模块(IDELAYE2/IDELAYE3)的必须存在的参考时钟控制模块。
    的头像 发表于 02-26 14:41 6015次阅读

    探索AMD XILINX Versal Prime Series VMK180评估套件,开启硬件创新之旅

    探索AMD XILINX Versal Prime Series VMK180评估套件,开启硬件创新之旅 在电子设计的领域中,快速实现原型设计并确保高性能是每一位工程师的追求。AMD XILINX
    的头像 发表于 12-15 14:40 933次阅读

    Xilinx FPGA串行通信协议介绍

    Xilinx FPGA因其高性能和低延迟,常用于串行通信接口设计。本文深入分析了Aurora、PCI Express和Serial RapidIO这三种在Xilinx系统设计中关键的串行通信协议。介绍了它们的特性、优势和应用场景,以及如何在不同需求下选择合适的协议。
    的头像 发表于 11-14 15:02 2931次阅读
    <b class='flag-5'>Xilinx</b> FPGA串行通信协议介绍

    54亿颗,中国本土产能仅占全球2%!中国MEMS公司颠覆全球市场的关键在这里!(最新数据)

        近日,知名咨询机构Yole Group发布《Greater China MEMS Industry 2025》(2025年大中华区 MEMS 产业)报告,这是其首次对中国的MEMS产业出具报告
    的头像 发表于 11-11 15:42 15.3w次阅读
    54亿颗,中国本土产能仅占全球2%!中国MEMS公司颠覆全球市场的关键在这里!(最新数据)

    UN38.3测试报告包含空海运报告

    一般来说,UN38.3测试报告本身并不等同于空海运报告,但它是办理空运、海运危险品运输鉴定报告(即DGM或MSDS报告)的前提文件之一。下面是详细说明:
    的头像 发表于 11-06 13:50 959次阅读
    UN38.3测试<b class='flag-5'>报告</b>包含空海运<b class='flag-5'>报告</b>吗

    Keil 项目在构建目标 software 时,FCARM 工具报

    使用工具搜索问题,Keil 项目 在构建目标 software 时,FCARM 工具报错,搜索是未指定输出文件名。 根据网上提供的解决办法,在魔法棒OUTPUT中点击Create HEX File
    发表于 08-27 10:12

    K230 ISP Tuning Tool导出数据错误的原因?

    K230 ISP Tuning Tool.exe通过如下设置: 点击确定,工具报错: 2025-07-10 09:24:54 Error: WriteInputModuleData Failed
    发表于 07-29 09:14

    委托测试报告和型式检验报告什么区别

    委托测试报告和型式检验报告是两个不同的概念,它们在认证和合规过程中都有重要作用,但它们的内容、使用范围和法律效力有所不同。一、委托测试报告委托测试报告是由设备制造商或产品进口商委托第三
    的头像 发表于 07-03 11:43 3052次阅读
    委托测试<b class='flag-5'>报告</b>和型式检验<b class='flag-5'>报告</b>什么区别

    基于AD9613与Xilinx MPSoC平台的高速AD/DA案例分享

    本文主要介绍基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集与高速DA输出案例
    的头像 发表于 06-03 14:22 1220次阅读
    基于AD9613与<b class='flag-5'>Xilinx</b> MPSoC平台的高速AD/DA案例分享

    XILINX XCZU67DR FPGA完整原理图

    电子发烧友网站提供《XILINX XCZU67DR FPGA完整原理图.pdf》资料免费下载
    发表于 05-30 15:29 27次下载