芯耀辉出席中国IC设计产业年度盛会-电子发烧友网

中国IC设计产业年度盛会ICCAD在无锡召开。芯耀辉CTO李孟璋先生受邀在专题论坛上发表演讲：芯耀辉专注打造精品IP产品，在协助芯片设计方面拥有出色的鲁棒性、可靠性、兼容性及可量产性经验，全方位的支持客户芯片的每一个设计环节，提供高效及时的售后服务，以客户为中心，以匠心成就客户。

耀辉CTO李孟璋演讲发言

正文如下

芯耀辉的核心价值观是以客户为中心。

客户最在乎的无非是市场机遇在哪里？产品何时推向市场？如何抓住市场机遇？产品的设计成本、研发成本、制造成本是多少？如何控制？以及在量产的时候如何把控质量？芯耀辉深刻理解这些是客户最根本的需求。

芯耀辉将提供高质量精品IP库和全方位的服务，赋能和推动芯片设计的未来发展，以客户为中心，成就客户。

众所周知，芯片的研发成本随着工艺的进步不断上升，研发周期也在不停地攀升。因此客户最焦虑的是如何降低研发成本，缩短研发周期，提升研发产品的成功率，以及提升量产的质量。而随着芯片制程的演进，可复用的IP的使用数量也在急剧增加，如下图所示。优质的IP能够给客户带来价值，降低研发成本和周期，加速产品上市，更能使客户聚焦如何提升自身核心竞争力，最后达成增加利润的目标。

Q1优质的IP如何给客户创造价值？

要回答这个问题，我们从技术积累、产品市场化、聚焦自身核心竞争力三个层面展开。IP公司拥有专业的“轮子库”，客户没必要闭门重造轮子，用好IP公司武器库，如虎添翼。从技术来看，IP能够迅速补足客户技术积累不足的短板；从市场化来看，IP是经过大量硅验证的模块，IP的使用能够大大降低芯片研发风险，缩短芯片的产业化周期；从效率来看，IP可以让客户将宝贵的研发资源专注于研发提升自身核心竞争力的关键技术，使产品更具竞争力。

经过在半导体行业20年的产业经验，我们了解客户对IP供应商有以下七点需求：

1IP解决方案是否能够提供高质量且完整的产品组合来满足客户的需求；

2IP集成上是否能够提供子系统的集成以及降低子系统集成和验证的难度；

3后端物理实现的难度，是否能够简化IP界面的时序需求，是否能够在客户需要的时候提供全面的后端设计服务；

4可量产性，针对如ESD、兼容互通性及量产测试等问题是否被充分考虑；

5在芯片封装及板级的协同设计上，是否能够提供给客户详细的设计指南，是否能够协助客户进行系统级的信号完整性及电源完整性的性能优化和分析；

6软件开发是否能够提供驱动软件的设计指南及参考代码，来降低客户软件开发的难度；

7售后服务，是否能够及时有效的解决客户的问题。

Q2如何满足客户的需求？

芯耀辉有两大核心思想，一是高质量的精品IP，涵盖了完整的IP产品组合以及出色的鲁棒性、可靠性、兼容性、可量产性。二是提供全节点的服务，我们拥有专业完整的团队功能建制，全方位支持客户每一个芯片设计环节，同时也构建了高效及时的售后服务体系，来更好地服务客户。

Q3什么是高质量的精品IP？

质量保证是第一个也是最重要的要素，与差异化特性、支持先进工艺、先进及广泛的协议覆盖、组成了精品IP的四大要素。质量指的是IP具备高可量产性，要达到这个点必须经过完整而全方位的验证，这涉及到架构、模块、芯片级、系统级的打磨，到鲁棒性、可靠性、兼容性的设计实现。而差异化特性则是要能够提供出色和可靠的性能PPA，具备优异的架构和设计，理解客户系统应用，提供创新的定制化功能。

如何打造高质量精品IP？芯耀辉经过深入思考凝练出五个点。

01需要充分理解客户的应用和需求；

02需要具有专业完整的研发团队建制；

03需要具备完善的研发验证及质量体系；

04鲁棒性、可靠性、兼容性的要求需要贯穿整个产品的开发流程；

05需要具备完善的客户支持流程。

首先，芯耀辉具备和国际顶尖客户长期打磨先进产品的丰富经验，也充分理解客户的应用和需求。以DDR的IP为例，市面上有两种形态的DDR IP，第一种是软核，加I/O的形式来提供给客户；第二种是部分硬核加上部分软核的形态提供给客户。DDR IP是一个管脚众多且极为复杂的IP，客户在实现上会面临面积非常大，所占的面宽非常广的情况，这就会造成客户在后端的物理实现上时序收敛非常困难。如果使用软核IP，由客户来自己实现时序收敛，很大程度上是没有办法达到客户预期的目标性能。而当芯耀辉理解客户这个痛点，在设计时把对时序要求特别高的模块优先固化，并且把其他的对于时序要求不是很高的部分，仍旧以软核的形式交付给客户，这样既能够大幅降低客户在后端物理实现上时序收敛的难度，同时实现客户的目标速率，达到客户要求的性能。

另外在DDR的设计架构上，由于DDR需要适配各种不同的内存颗粒，其在初始化以及训练的过程非常复杂，如果客户要通过软件来实现这个过程，那绝对是一大挑战，也大幅增加了研发的困难度。正因如此，芯耀辉深刻理解客户这一痛点，在DDR PHY的设计架构上植入了一颗内置CPU，并且把所有的DDR初始化以及复杂的训练过程都以固件的形式存储。这样的架构设计能够大幅降低客户在DDR PHY使用上的难度，并能够更加顺畅地实现量产。

所以这就是充分理解客户应用和需求的重要性，同时能够协助我们去优化设计架构，更为专业、高效地解决客户的痛点。

其次，芯耀辉具备专业完整的团队建制，我们有规范的产品开发流程。从需求、设计、集成和验证、测试到客户支持，每一个产品开发环节我们都配备了专业的团队来支撑整个开发环节的实现。同时，我们也有专业的项目管理团队来对整个产品开发进行精细化的管理，确保项目的执行以及高质量交付。

再者，芯耀辉拥有完善和先进的设计、集成、验证流程，并在每个环节融入了鲁棒性、可靠性、兼容性的设计。要保证高质量的IP交付，模拟和数字模块的质量保障是至关重要的，而恰恰芯耀辉的产品是数模混合IP，完美而全面地覆盖了模拟和数字两部分。

在模拟设计质量的保障上面，我们通过完善严谨的设计及验证流程以及持续的量产问题跟踪流程来确保模拟的设计质量。而整个模拟设计的核心理念是Design for PPA、Design for Yield、Design for Testability和Design for Reliability。这些核心理念贯穿我们的设计流程，为整个IP的交付质量保驾护航。

从数字设计的质量保障上，需要依赖的是先进的验证方法，芯耀辉拥有基于覆盖率驱动的随机验证加上formal验证的先进验证方法学，采用芯耀辉自主构建的归一化、自动化验证工程平台，对数字设计的每一个层次进行层次化的完备验证，能够覆盖单元验证、模块验证、子系统验证以及SoC级的验证，并做到每日回归以及覆盖率收敛。

而在子系统的设计方案上，通过采用的是乐高化的子系统集成方法，我们能够把子系统高效集成到归一化的SoC系统验证环境里，这样的方式能使子系统的验证环境无缝衔接到SoC级的验证环境。达到验证环境的重用，提升验证的质量并提高效率。

要实现高速接口IP性能最优化，这不仅仅与其设计有关，还与封装和PCB的协同设计有关。芯耀辉会提供完整的floorplan优化、封装和Bump优化、封装出球优化和系统信号和电源完整性签核等方方面面的技术支持，协助客户在早期设计阶段全面考量并确保系统性能最优化。

而系统信号性能以及电源完整性的分析是对整个高速信号质量起着至关重要的作用。以下图为例，左下角的眼图并没有进行PCB设计优化。而经过芯耀辉仔细分析并优化了PCB本身的设计，在考虑到reflection，PISI，crosstalk等非理想效应的情况下，最终使信号的质量大幅提升。

而从以下的这个例子来看，在信号完整性的分析阶段，如果以正常的PRBS pattern去对眼图的质量来做验证的话，实际上并没有办法将最糟糕的状态仿真出来。芯耀辉通过自主核心技术，研发了一系列反应实际最差条件下的pattern，从而能够把极端的情况给仿真出来，并且在设计阶段就优化整个系统级的设计，确保在客户量产时系统的信号质量能够达到最优的状态。

芯片测试也是一个IP质量体系里非常重要的环节，我们构建了先进的系统级、芯片级的测试体系，能够对IP进行特性测试、性能参数的测试，同时也会进行互操作、兼容性测试、CTS测试、系统性测试以及可靠性测试。比如在高温的环境下，连续使用一段时间后看性能是否受到影响。

芯耀辉已经建立以AkroCare客户支持系统为支撑的完善流程，为客户提供最高效、及时的客户支持。客户发生问题的时候，发送一个ticket到AkroCare，系统会及时通知到每一个IP Champion和PM。如果IP Champion有能力解决这个问题，那就即刻响应。如果问题的复杂度超过IP Champion自身的能力，那就会马上通知到相应的研发团队。我们的核心研发团队主要分布在国内，能够非常有效的支持国内的客户。研发团队在收到复杂的问题之后会协同IP Champion和PM来对问题进行定位以及提供客户解决方案，并同时通过AkroCare系统来实时的反映debug进展给到客户。

AkroCare是一个数字化的资源管理环境，能够响应客户的问题，具备非常良好的可追踪性。PM团队可通过AkroCare系统监控客户的问题响应是否及时，解决是否完善。同时，这套系统做到了客户支持的数据统计和分析，使得我们能够持续改善支持流程和服务质量。

芯耀辉完整的IP产品及增值和售后服务

芯耀辉是有完整的、全面的国产foundry的IP产品组合，在USB、MIPI、PCIe、DDR、HDMI、Storage以及多协议的IP上均有完整产品组合的布局。同时芯耀辉还在进行14nm车规，以及7nm的先进IP研发，预计在明年将产品推向整个市场。除了IP本身以外，芯耀辉将提供更多的增值服务，包含IP子系统集成、IP硬化、系统设计与性能分析、芯片调试。这一切都是为了使客户IP集成更方便，芯片设计更简单。IP子系统集成，融入了乐高化式的子系统集成理念，使我们的客户能够更便利的在SOC层级进行集成和验证。

在IP硬化以及系统及设计与性能分析服务，芯耀辉也将以完善的流程提供全面的分析和交付。包含了RTL to GDS 硬化、信号与电源完整性分析、静电防护设计和分析等。以静电防护设计和分析为例，芯耀辉在客户设计的初期就协助客户设计静电防护的架构，并且在客户芯片开发的整个过程中，对整个芯片及各个IP模块静电防护设计持续评审，使得在量产时静电防护的相关风险降到最低。

芯片调试是客户在产品开发过程中非常重要的一环。在RTL定稿前，芯耀辉就会协助客户进行可测试性检查，特别针对里面关键信号的可被观察性和可控性，而在客户芯片流片之后，芯耀辉也会协助客户进行测试计划评审，并检查相应的硬件和设备是否满足需求，在客户芯片调通的过程中，我们也会持续跟进状态，如果客户有需要的话，我们也会安排人员到客户现场协助调试。芯耀辉会陪伴客户通向成功的最后一里路。

芯耀辉将继续以客户为中心，以踏实、专注、实干的精神，打造精品IP，以匠心成就我们的客户。

搜索历史

芯耀辉出席中国IC设计产业年度盛会

评论