如何将低速高精度运算放大器电路用于高速领域

如何将低速高精度运算放大器电路用于高速领域？而且更为重要的是，如何解读可能遇到的不一致情况？在本文中，我将以一款特定电路（差分放大器电路）为主，探讨器件架构如何对性能造成影响。见图 1。

差分放大器既可用来抑制共模信号，也可用来实现从差分到单端的信号转换。对于正相节点与反相节点正好相等的理想运算放大器而言，共模抑制比 （CMRR） 是众所周知的数字，这里是设计所选电阻器的百分比误差精度。

当然，这是在 DC 情况下，或者针对理想放大器而言的。如果放大器是非理想的，放大器的反相与非反相输入之间就存在误差电压。我们把电压反馈放大器 （VFB） 的这种误差称之为 ，把电流反馈放大器 （CFB） 的这种误差称之。请注意，对于电阻器误差精度与 VFB 放大器整个输入的误差电压，我都使用相同的名字。在讨论中我很谨慎，以免选用相同的符号，避免这两个术语发生混淆。

如前文所述，对于 CFB 而言，是位于非反相输入与反相输入之间的缓冲器增益。对于典型 CFB，通常等于 0.98V/V。

如前文所述，放大器电压误差对于电压反馈放大器 （VFB） 而言，通常远远小于 CFB，因为它采用较大的校正因数（开环增益）校正。图 2a、b 是 OPA835（36MHz、250uA 静态电流）CMRR 及 AoL 性能与频率的关系图。

因此，虽然在 DC 条件下具有优异的 CMRR，但电压反馈架构不支持较高频率下的极好共模抑制性能。要实现更好的高频率 CMRR，CFB 架构通常需要证明是更好的选择。

另一方面，CFB 放大器在低频率下 CMRR 不佳。图 2 是 OPA695 （1.4GHz，12.5mA 静态电流）CMRR 及 ZoL 性能与频率的关系图。

那么如何改善高频率下的 CMRR 呢？有几种可以想到的解决方案。首先是使用复合放大器将业界最佳高精度与高速度性能进行完美结合。这对较高频率来说是适用的。但如果要实现 100MHz 以上的高 CMRR，唯一的解决方案就是级联多个级，直到在所需的频率下充分满足 CMRR 目标要求。

以上特定应用针对高阻抗差分探针电路实施。该电路如下图 4 所示。

OPA659 级不提供任何 CMRR 抑制，但能提供通常与探针有关的高输入阻抗。OPA2695 电路的 CMRR 取决于电阻器精确度与输入缓冲器 CMRR。请注意，输入缓冲器的 CMRR 将是限制因素。查看图 5 所示的 CMRR 测量，可以看到 OPA2695 只能实现 28dB 的 CMRR。注意，这里使用的 1% 电阻器就算在理想放大器的电路中，也只能实现 -34dB 的 CMRR。将两种误差线性相加，得到的结果就是观察到的 -28dB。

差分放大器的第二级使用 OPA2695 构建，几乎可将此前的 -28dB 提升一倍到 -52dB，从而可使整合电路 CMRR 在 200MHz 下达到 -50dB。

最后一级是缓冲器级，可根据需求提升增益。

每一级之后的完整结果及 CMRR 测量请看图 5。

责任编辑：haq