常见的EMC测试标准

引 言

大家可能常常会遇到这种情况，产品完成了功能开发、功能验证，但换个环境就不能工作了。还有的产品在实验室可以正常工作，到了客户的环境，可能会遇到按键失灵，或是其它莫名其妙的问题。

这种情况常常是遇到了EMC兼容性的问题，EMC是电磁兼容性的缩写（Electromagnetic Compatibility）。通过实验室中的EMC测试，可以提前发现一些潜在的问题，避免产品在用户端发生问题，因此EMC测试是电子产品开发过程中，不可或缺的重要环节。下表是一些常见的EMC测试标准。注意，不同的国家和地区对EMC也有不同的测试标准，但不同之处只是一些细化的要求，实验室测试都是按照下面标准来的。EMC测试标准描述

IEC61000-4-4（EFT）快速瞬变脉冲群测试

IEC61000-4-5（Surge）浪涌测试

IEC61000-4-2（ESD）空气放电测试

直接接触放电

间接接触放电

备注：30~35%RH

IEC61000-4-6注入电流测试

CISPR发射传导测试（CE）

发射辐射测试（RE）

IEC61000-4-3射频电磁场抗扰度测试（RS）

EMC分类

电磁兼容性（EMC）可以简单的分为两类，一类是EMS（电磁抗扰），另一类是EMI（电磁辐射），比较通俗的来讲，EMS是被其它干扰，EMI是干扰其它。

在某些角度看，他们的影响是相互制约的。比如说为了提高抗干扰能力，可以通过提高信号的驱动能力，提高信号电平来改善，但是可能会导致辐射增加，从而造成EMI问题。

而从另一个角度看，他们又是相互促进的，比如说改善信号环路，如果信号环路变大，就容易造成信号辐射，造成EMI问题，同时也容易耦合外部噪声，造成EMS事件，所以减少信号环路，可以同时改善EMS和EMI性能。

所以在实际的问题上面要具体问题具体分析，针对不同的情况，采用合适的方案，下面简单介绍影响EMC的一些主要因素。

影响EMS的主要因素

影响EMS的因素有很多，比如说板子的布线，器件的布局不合理，地平面不够完整，地线的阻抗比较大，还有高速信号的接口电路带来的影响，下面从几个主要方向简单概述。

元器件的选择

元件的选择和电路设计是影响板级电磁兼容性性能的主要因素。每一种电子元件都有它各自的特性，因此，要求在设计时必须仔细考虑。

下面以电容为例简要说明，为得到最好的EMC特性，要求电容具有低的ESR（EquivalentSeries Resistance，等效串联电阻）值是很重要的，因为它会对信号造成大的衰减，特别是在应用频率接近电容谐振频率的场合。

电容的谐振频率如下表所示：

电容值通孔插装

（0.25引线）表面贴装

（0805）

1.0μF2.5MHz5MHz

0.1μF8MHz16MHz

0.01μF25MHz50MHz

1000pF80MHz160MHz

100pF250MHz500MHz

10pF800MHz1.6GHz

另一个影响电容的因素是绝缘材料（电介质）。

去耦电容的制造中常使用钡钛酸盐陶瓷（Z5U）和锶钛酸盐（NPO）这两种材料。Z5U具有较大的介电常数，频率在1MHz到20MHz之间。NPO具有较低的介电常数，但谐振频率较高（大于10MHz）。因此Z5U更适合用作低频去耦，而NPO用作50MHz以上频率的去耦。

常用的做法是将两个去耦电容并联。这样可以在更宽的频谱分布范围内，降低电源网络产生的开关噪声。多个去耦电容的并联能提供6dB增益，以抑制有源器件开关造成的射频电流。

除去电容之外，其他的比如电感，二极管或者其它器件的选择，也会造成EMC性能的差异，在电路设计和器件选择中，要根据不同的功能应用来考虑器件的影响。

电容的摆放

有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播和将噪声引导到地。

所以推荐在靠近每个IC的电源输入管脚，放置去耦电容来减少高频噪声。

请注意保持电流先流过电容，然后到IC的管脚，这样才能达到最好的去耦效果。

敏感信号的防护

对一些敏感的信号，比如说复位信号，时钟信号（crystal）容易受到干扰，不恰当的走线或者设计可能导致EMC问题发生。

比如复位信号，尽量减少信号的走线长度，并且靠近微控制器管脚增加RC电路，去耦电容要靠近MCU管脚，一般的常见电路如下：

对于晶振电路，走线要尽量短，并且用地线包络。下面是一个布线的例子。

环路的影响

环路包括电源环路和信号环路，环路越大，越容易接收噪声，受到干扰。

从电源来说，如果电源和地线的环路面积比较大，就比较容易接收噪声，造成地线的扰动，同样的，信号线也要有最小的环路，这样才不至于引入外界的噪声。

如果按照原来的地线连接，就会形成比较大的环路，按照建议的地线连接，就可以很好的减小环路，减少噪声的影响。

放电路径

分析静电或者噪声信号的回流路径，可以很快的定位出问题，并且有针对性的采取措施。

在设计中应该尽量避免回流路径经过敏感信号，比如说微控制器，模拟信号等等。

对于USB外壳和板子地的连接，推荐通过一个RC或者是磁珠，把USB的外壳和板子的地连接起来，但是不同的布线会产生不同的结果，如下图所示，当USB外壳上产生静电，或者是通过静电枪在USB外壳上进行接触放电时，正确的地分割可以避免放电路径经过微控制器（红线部分），这样就可以避免静电放电到USB外壳对微控制器的影响，从而通过电源（电容）泄放掉。

影响EMI的主要因素

产生EMI的问题，主要是高频信号的环流路径太大，或者是阻抗变大，形成天线效应，谐波就容易发射出去，对其他产品造成干扰。

如果在测试中发现产品的谐波超出设定的要求，首先可以根据谐波的频率找出干扰源的基波信号，然后有针对性的通过下面的方法来减少谐波的泄露。

干扰源（基频）一般来自于高速的时钟信号，检查对应的时钟/数据信号环路面积，保持尽量小。

可以选择在干扰源（基频）串接电阻，减少反射，或者并联电容来降低信号斜率。

电源地平面分割不合理造成的。改善信号/电源地，推荐保持完整的地平面。

如果辐射源距离接口太近，尽量远离并且用地线和接口隔离。

如果辐射源时钟支持展频，使能展频可以减少谐波造成的影响。

责任编辑：haq