如何快速找到芯片设计故障的根本原因

尽管芯片正变得越来越复杂，但产品仍需更快地推向市场。高性能计算（HPC）、人工智能（AI）、5G、汽车及GPU等应用领域使芯片开发者面临着巨大压力，因为他们必须提供能满足处理性能、带宽、延迟和功耗要求的十亿门级设计，以保证这些应用蓬勃发展。

在这种环境下，开发者希望利用设计和验证工具在更短时间内完成更多工作。为满足这些需求，芯片设计自动化（EDA）公司推出了强大的产品，帮助开发者在设计周期中及早发现并解决问题。

如何快速找到故障的根本原因？

硬件和软件验证的两种主要方式各有优点： ●支持全自动流程的硬件仿真系统。速度远超一般模拟器，并且能提供完全直观的调试功能 ●原型设计系统通常比仿真器更快，可用于检查时间更长的应用负载。此项工作往往需要开发者付出更多精力才能完成

在典型的验证场景中，两类系统都有用武之地。仿真适合设计不太成熟的情况，而在设计非常成熟时则可进行原型设计，从而快速发现极端情况。然而，业界一直希望仿真系统能够进一步提升性能，同时保持其在调试和自动化方面的优势。

调试在验证过程中最耗费时间。2020年Wilson Research Group的功能验证研究表明，验证工程师花在调试工作上的时间大约占41%。然而，这项工作的重要性不容低估。因为越早发现并解决错误，设计和整体预算的成本就越低。事实上，在百亿亿次级调试时代，软件应用在十亿门级设计仿真中需要进行超过10亿个周期的测试，这会进一步加剧调试吞吐量方面的挑战。除了软件复杂性和SoC规模不断增大之外，还有其他一些因素，如芯片与芯片之间和外部通信要求不断增加。而这些需要更快、更强大的仿真系统。

仿真在芯片设计中调试验证软硬件正确交互方面发挥着重要作用。通过快速锁定测试失败的根本原因，能够加快芯片设计和验证过程。

在单个平台上进行10-MHz SoC仿真

正是在这种高压环境下，电子器件公司持续投资购置快速仿真和原型验证设施，为加速软件启动、SoC验证和系统验证提供基础。然而，并非所有验证系统都相同。有些情况下需要为同一个硬件验证流程购买一套仿真系统，以及一套原型验证系统，并且在这两个系统之间来回切换，以完成硬件调试和软件验证。尽管这两套系统可能采用共同的编译和测试平台方法，但仍需要为采购和维护两套系统而支付成本。此外，从工作流程的角度需要管理两个平台不同项目同时运行的工作。

除了软件启动外，更好的验证方法是采用运行速度更快的单个仿真系统。利用单一平台，开发者可以使用一个通用的预约系统运行所有工作，从而更有效地执行调试计划。还可以灵活地购买所需要的容量，而无需投资购置两套系统。新思科技的ZeBu EP1 emulation system具有所有这些优势，这是业界首个10-MHz仿真解决方案，是20亿门级SoC设计的理想选择。该系统基于系统中FPGA之间的直连架构，最大限度减少处理延迟，并提高性能。ZeBu EP1还提供： ●系统级调试，包括快速波形输出 ●业内最低的总体成本，同时考虑了冷却和电力等运营费用以及运行单个系统的更低总体开销 ●高可靠性，这一点已通过新思科技ZeBu仿真系统的成功经验得到了证明

ZeBu EP1为汽车、5G基础设施、边缘AI和HPC等领域的SoC提供了所需的容量和性能（即使完整的HPC SoC对于系统来说规模太大，ZeBu EP1也可以支持其大型IP块）。ZeBu系列产品是新思科技Verification Continuum解决方案的组成部分，旨在帮助更早更快地发现SoC错误，更早启动软件并验证整个系统。

责任编辑：haq