0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何使用Icarus Verilog+GTKWave来进行verilog文件的编译和仿真

FPGA之家 来源:数字ICer 作者:数字ICer 2021-07-27 09:16 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

本文将介绍如何使用Icarus Verilog+GTKWave来进行verilog文件的编译和仿真

Icarus Verilog

Icarus Verilog极其小巧,支持全平台Windows+Linux+MacOS,并且源代码开源。通过tb文件可以生成对应的仿真波形数据文件,通过GTKWave可以查看仿真波形图,支持将Verilog转换为VHDL文件。

1.安装iverilog:

sudo apt-get install iverilog

16b4030c-e10c-11eb-9e57-12bb97331649.png

安装完成查看版本

iverilog -v

16becfbc-e10c-11eb-9e57-12bb97331649.png

2.安装gtkwave:

sudo apt-get install gtkwave

16dc2bac-e10c-11eb-9e57-12bb97331649.png

安装完成查看版本

gtkwave -v

16e89fcc-e10c-11eb-9e57-12bb97331649.png

Tb中添加

16f67e26-e10c-11eb-9e57-12bb97331649.png

3.编译:

进入文件目录,输入命令:

iverilog *.v

170039de-e10c-11eb-9e57-12bb97331649.png

编译完成出现.out文件

172cf410-e10c-11eb-9e57-12bb97331649.png

生成.vcd文件

vpp a.out

173bbcfc-e10c-11eb-9e57-12bb97331649.png

执行后产生的文件如下:

17447cc0-e10c-11eb-9e57-12bb97331649.png

4.用GTKWave打开VCD文件:

gtkwave glitch.vcd

175038e4-e10c-11eb-9e57-12bb97331649.png

执行完成后,弹出界面

添加波形的时候卡死

glitch.vcd文件太大???

17ec8f28-e10c-11eb-9e57-12bb97331649.png

解决:

gtkwave,icarus支持vcd,lxt,lxt2 dump.

vcd通用但vcd dump太大,gtkwave不能很好的查看波形,导致崩溃。所以最好之前用lxt或将vcd转化为lxt格式。lxt格式是gtkwave的专用格式。

cp glitch.vcd glitch.lxt

18151416-e10c-11eb-9e57-12bb97331649.png

添加波形

182e8248-e10c-11eb-9e57-12bb97331649.png

5.Verilog转换为VHDL

将glitch.v文件转换为VHDL文件glitch.vhd

iverilog -tvhdl -o glitch.vhd glitch.v

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 仿真
    +关注

    关注

    55

    文章

    4536

    浏览量

    138666

原文标题:开源verilog仿真工具iverilog+GTKWave初体验

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    一文详解SystemC仿真库的编译

    AMD Vivado 设计套件以文件和库的形式提供仿真模型。仿真库包含器件和 IP 的行为和时序模型。编译后的库可供多个设计项目使用。用户必须在设计
    的头像 发表于 12-12 15:08 5051次阅读
    一文详解SystemC<b class='flag-5'>仿真</b>库的<b class='flag-5'>编译</b>

    【产品介绍】Modelsim:HDL语言仿真软件

    概述ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真仿真
    的头像 发表于 11-13 11:41 688次阅读
    【产品介绍】Modelsim:HDL语言<b class='flag-5'>仿真</b>软件

    请问测试用例.verilog文件是怎么生成的呢?

    仿真时可以通过添加.verilog文件,直接读入ITCM中,从而在仿真时我们就可以知道处理器的运行结果,例如打印hello_world字样。
    发表于 11-11 07:56

    请问verilog文件开头部分的@00080000是什么意思?

    请问verilog文件开头部分的@00080000是什么意思??
    发表于 11-06 08:10

    利用 NucleiStudio IDE 和 vivado 进行软硬件联合仿真

    ;${BuildArtifactFileBaseName}.verilog"; 使编译之后能生成.verilog文件。 4.编译
    发表于 11-05 13:56

    使用NucleiStudio生成tb仿真需要的.verilog文件

    打开仿真顶层文件tb_top.v,存放在ITCM模块里面的指令是通过readmemh函数读入.verilog文件实现的: 下面通过对NucleiStudio IDE
    发表于 11-05 07:07

    Hbirdv2在vivado2018.3上的仿真工作

    可以在官方给的文件中获得实例.verilog文件,如果我们想要仿真自己C程序编译出来的对应.verilo
    发表于 10-31 08:43

    Vivado仿真e203_hbirdv2跑whetstone跑分(开源)

    直接打开并进行仿真的e203_hbirdv2工程,选择的板子是DDR200T;提供可以在NucleiStudio_IDE直接打开并进行编译的whetstone源程序。 Github:h
    发表于 10-27 07:21

    e203移植开发分享(二)——仿真文件简述与itcm固化程序

    可以在makefile中设置自己想要仿真的testcase,这里使用的rv32ui-p-add.verilog,这里我们把的这个文件复制的上次分享建立的文件testcase中,读取
    发表于 10-27 06:04

    在Linux系统下编译C语言仿真蜂鸟E203(二)

    目录下,运行makefile脚本,采用ILM方式编译产生coremark.verilog二进制文件 如下所示: 通过readmem的方式将文件加载到itcm中,采用VCS
    发表于 10-24 13:38

    在Ubuntu上安装iverilog 12.0方法

    autoconf automake gperf libtool bison flex libreadline-dev pkg-config gtkwave 3、从Icarus Verilog项目
    发表于 10-24 12:24

    NucleiStudio如何生成.verilog文件和.dasm文件,以及对.dasm文件中自定义指令反汇编结果分析

    硬件设计需要.verilog文件运行加NICE后的tb仿真、软件组需要.dasm确定自定义指令有无被正确
    发表于 10-24 06:33

    Nucleistudio+Vivado协同仿真教程

    编译完成后,我们会在工程目录下发现生成了.verilog文件,此即为我们仿真需用到的文件,可以将改
    发表于 10-23 06:22

    Linux使用coremark程序进行vcs仿真的注意事项

    coremark.h中额外定义CFG_SIMULATION,使得该程序执行的轮数iteration=2加快仿真速度: 修改完c程序后,我们需要对其进行重新编译,在上述终端中执行ma
    发表于 10-20 09:02

    verilog模块的调用、任务和函数

    在做模块划分时,通常会出现这种情形,某个大的模块中包含了一个或多个功能子模块,verilog是通过模块调用或称为模块实例化的方式实现这些子模块与高层模块的连接的.
    的头像 发表于 05-03 10:29 1746次阅读
    <b class='flag-5'>verilog</b>模块的调用、任务和函数