台积电或将提前投产3nm工艺 Intel、三星望尘莫及
在新制程工艺推进速度上，台积电已经彻底无敌，Intel、三星都已经望尘莫及。
据最新消息，台积电将在今年下半年提前投产3nm工艺，虽然只是风险性试产和小规模量产，但也具有里程碑式的意义。
很自然的，台积电会在明年大规模量产3nm，初期产能每月大约3万块晶圆，到了2023年可达每月10.5万块晶圆，赶上目前5nm的产能，而后者在去年第四季度的产能为每月9万块晶圆。
根据台积电数据，3nm虽然继续使用FinFET晶体管，但是相比于5nm晶体管密度增加70％，性能可提升11％，或者功耗可降低27％。
据悉，苹果将是台积电3nm的核心客户之一，预计会用于A17系列芯片，而有趣的是，Intel也会将部分处理器外包给台积电3nm。
AMD、联发科、赛灵思（已被AMD收购）、Marvell、博通、高通等，自然也都会跟上台积电3nm。
相比之下，三星3nm激进地采用了GAA环绕栅极晶体管，如能顺利实现提升更大，但是难度也大得多，预计要明年才能投产。
责任编辑:pj
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
台积电
+关注
关注
44文章
5787浏览量
174765 -
晶圆
+关注
关注
53文章
5344浏览量
131687 -
intel
+关注
关注
19文章
3506浏览量
190570 -
晶体管
+关注
关注
78文章
10250浏览量
146276
发布评论请先 登录
相关推荐
热点推荐
三星在4nm逻辑芯片上实现40%以上的测试良率
三星电子在 HBM3 时期遭遇了重大挫折，将 70% 的 HBM 内存市场份额拱手送给主要竞争对手 SK 海力士，更是近年来首度让出了第一大 DRAM 原厂的宝座。这迫使三星在 HB
发表于 04-18 10:52
台积电2nm制程良率已超60%
，较三个月前技术验证阶段实现显著提升（此前验证阶段的良率已经可以到60%），预计年内即可达成量产准备。 值得关注的是，苹果作为台积电战略合作伙伴，或
千亿美元打水漂，传三星取消1.4nm晶圆代工工艺
次公开了 SF1.4（1.4nm 级别）工艺，原预计 2027 年实现量产。按照三星当时的说法，SF1.4 将纳米片的数量从 3 个增加到
千亿美元打水漂，传三星取消1.4nm晶圆代工工艺
次公开了 SF1.4（1.4nm 级别）工艺，原预计 2027 年实现量产。按照三星当时的说法，SF1.4 将纳米片的数量从 3 个增加到
英特尔18A与台积电N2工艺各有千秋
TechInsights分析，台积电N2工艺在晶体管密度方面表现突出，其高密度(HD)标准单元的晶体管密度高达313MTr/mm²，远超英特尔Int
台积电加大亚利桑那州厂投资，筹备量产3nm/2nm芯片
据最新消息，台积电正计划加大对美国亚利桑那州工厂的投资力度，旨在推广“美国制造”理念并扩展其生产计划。据悉，此次投资将着重于扩大生产线规模，为未来的
被台积电拒绝代工，三星芯片制造突围的关键在先进封装？
电子发烧友网报道（文/吴子鹏）根据相关媒体报道，台积电拒绝为三星Exynos处理器提供代工服务，理由是台
台积电拒绝为三星代工Exynos芯片
与台积电合作，以提升其Exynos芯片的生产质量和产量。 然而，就在昨日，Jukanlosreve更新了这一事件的最新进展。据其透露，台积
消息称台积电3nm、5nm和CoWoS工艺涨价，即日起效！
）计划从2025年1月起对3nm、5nm先进制程和CoWoS封装工艺进行价格调整。 先进制程2025年喊涨，最高涨幅20% 其中，对3nm、5nm
台积电2025年起调整工艺定价策略
近日，据台湾媒体报道，随着AI领域对先进制程与封装产能的需求日益旺盛，台积电计划从2025年1月起，针对其3nm、5nm以及先进的CoWoS
下一代FOPLP基板，三星续用塑料，台积青睐玻璃
近期Digitimes报道指出，在下一代扇出型面板级封装（FOPLP）解决方案所使用的材料方面，三星和台积电走上了一条明显的分歧之路。 据《电子时报》报道，
台积电分享 2nm 工艺深入细节：功耗降低 35% 或性能提升15%!
来源：IEEE 台积电在本月早些时候于IEEE国际电子器件会议（IEDM）上公布了其N2（2nm级）制程的更多细节。该新一代工艺节点承诺实现
工商网监
评论