0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

SiP正持续成长以缓解因晶体管尺寸日趋物理极限的压力

电子工程师 来源:长电科技 作者:长电科技 2021-01-20 18:01 次阅读

摩尔定律,虽命名为“定律”,但究其本质更像是一条预言,一条在过去的 50 年间始终引导半导体行业发展的伟大预言。但是,现阶段摩尔定律下工艺的无限制成长终会遭遇一道名为“物理极限”的壁垒,如何绕过壁垒以延续乃至超越摩尔定律成为了现如今业界的发展重心。

如果说系统级芯片(System on Chip,英文简称 SoC)技术是摩尔定律不断发展所产生的重要产物,那么系统级封装(System in Package,英文简称 SiP)技术便是实现超越摩尔定律的关键路径。在“后摩尔定律”所提供的关键助力之下,SiP 生态系统正持续成长以缓解因晶体管尺寸日趋物理极限产生的压力。

6cd7c568-5924-11eb-8b86-12bb97331649.png

(图片来源:TSMC) 随着 5G 通信机器学习技术应用的快速普及,系统级封装 SiP 技术在短短的时间内便已经成为实现微系统功能多样化、集成异构化、体积及成本最小化的最优方案。

对于 SiP 技术的生态系统,除了业内人士非常熟悉的半导体材料和计算机辅助设计(CAD)软件之外,IC 基板技术及与之关联的供应链同样是 SiP 生态系统的重要一环。上图所示为当前半导体封测行业中常见的基板技术及其趋势。 目前从技术发展的趋势来看,双面塑模成型技术、电磁干扰屏蔽技术、激光辅助键合技术可以并称为拉动系统级封装技术发展的“三驾创新马车”。NO.1双面塑模成型技术双面塑模成型技术(Double-Sided Molding Technology)之所以成为系统级封装工程专家的新宠,主要有两个原因: (一)有效减少封装体积以节省空间。 (二)有效缩短多个裸芯(Bare Dies)及被动元件之间的连接线路以降低系统阻抗、提升整体电气性能。 更小的封装体积、更强的电气性能,为双面塑模成型技术在 SiP 领域的广泛应用前景提供了良好的基础。下图所示为一例由长电科技成功导入规模量产的双面塑模成型 SiP 射频前端模块产品

长电科技的双面封装 SiP 产品采用了多项先进工艺以确保双面塑模成型技术的成功应用。该产品采用了 C-mold 工艺,实现了芯片底部空间的完整填充,并有效减少了封装后的残留应力, 保证了封装的可靠性。

同时 Grinding 工艺的应用,使封装厚度有了较大范围的选择,同步实现精准控制产品的厚度公差。为了去除流程中残留的多余塑封料,长电科技还采用了 Laser ablation 工艺,以确保产品拥有更好的可焊性。

这项技术看似稀松平常,实则机关暗藏,每一项创新技术的成功落地都要经历许多挑战。双面塑模成型(Double-Sided Molding Technology)技术的落地主要面临着以下三大挑战: (一)塑模成型过程中的翘曲问题。 (二)背面精磨(Back Grinding)过程中的管控风险。 (三)激光灼刻(Laser Ablating)及锡球成型(Solder Ball Making)中的管控风险。 面对全新工艺所带来的诸多挑战,长电科技选择直面困难,攻克一系列技术难题,并成功于 2020 年 4 月通过全球行业领先客户的认证,实现了双面封装 SiP 产品的量产。 在这项全新突破的工艺中,长电科技严格把控生产流程,采用高度自动化的先进制程,将在双面塑模成型过程可能发生的各类风险隐患进行了有效降低。

原文标题:详解 SiP 技术体系中的三驾创新马车(一)

文章出处:【微信公众号:长电科技】欢迎添加关注!文章转载请注明出处。

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    327

    文章

    24432

    浏览量

    201851
  • SiP
    SiP
    +关注

    关注

    5

    文章

    471

    浏览量

    104923
  • 长电科技
    +关注

    关注

    5

    文章

    319

    浏览量

    32327

原文标题:详解 SiP 技术体系中的三驾创新马车(一)

文章出处:【微信号:gh_0837f8870e15,微信公众号:长电科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    晶体管掺杂和导电离子问题原因分析

    双极性晶体管是利用两种离子导电,空穴和自由电子,但是对于一个实际存在的系统,其整体上是呈现电中性的,当其中的电子或者空穴移动形成电流时,与之对应的空穴或者电子为什么不会一起随着移动? 这个问题困扰
    发表于 02-21 21:39

    晶体管计算机的主要物理元件为

    晶体管计算机是一种由晶体管组成的计算机系统。晶体管是一种半导体器件,用于控制和放大电流。它是电子技术领域中最重要的发明之一,也是现代计算机技术的基石之一。本文将详细介绍晶体管计算机的主
    的头像 发表于 02-02 10:28 302次阅读

    晶体管Ⅴbe扩散现象是什么?

    晶体管并联时,当需要非常大的电流时,可以将几个晶体管并联使用。因为存在VBE扩散现象,有必要在每一个晶体管的发射极上串联一个小电阻。电阻R用以保证流过每个晶体管的电流近似相同。电阻值R
    发表于 01-26 23:07

    在特殊类型晶体管的时候如何分析?

    管子多用于集成放大电路中的电流源电路。 请问对于这种多发射极或多集电极的晶体管时候该如何分析?按照我的理解,在含有多发射极或多集电极的晶体管电路时,如果多发射极或多集电极的每一极分别接到独立的电源回路中
    发表于 01-21 13:47

    单结晶体管的工作原理是什么?

    常用的半导体元件还有利用一个PN结构成的具有负阻特性的器件一单结晶体管,请问这个单结晶体管是什么?能够实现负阻特性?
    发表于 01-21 13:25

    晶体管和场效应的本质问题理解

    晶体管也就是俗称三极,其本质是一个电流放大器,通过基射极电流控制集射极电流。 1、当基射极电流很小可以忽略不计时,此时晶体管基本没有对基射极电流的放大作用,此时可以认为晶体管处在关断
    发表于 01-18 16:34

    探讨晶体管尺寸缩小的原理

    从平面晶体管结构(Planar)到立体的FinFET结构,我们比较容易理解晶体管尺寸缩小的原理。
    发表于 12-02 14:04 322次阅读
    探讨<b class='flag-5'>晶体管</b><b class='flag-5'>尺寸</b>缩小的原理

    如何选择分立晶体管

    来至网友的提问:如何选择分立晶体管
    发表于 11-24 08:16

    晶体管 - 改变世界的发明

    晶体管
    油泼辣子
    发布于 :2023年11月18日 12:13:27

    晶体管详细介绍

    专业图书47-《新概念模拟电路》t-I晶体管
    发表于 09-28 08:04

    不同类型的晶体管及其功能

    极限能力。它们不能用作设计环境。 特性是在各个操作条件下对设备性能的度量,最小值、特性值和/或最大值表示,或以图形方式显示。 因此,这就是关于什么是晶体管以及不同类型的晶体管及其应
    发表于 08-02 12:26

    3D晶体管的转变

    在半导体行业的最初几十年里,新的工艺节点只需缩小晶体管物理尺寸并将更多晶体管塞到芯片上即可实现性能、功耗和面积增益,这称为经典缩放。集成电路工作得更好,因为电信号在每个
    的头像 发表于 07-16 15:47 439次阅读

    几种晶体管的区别,你了解了吗

    晶体管
    YS YYDS
    发布于 :2023年07月04日 22:18:41

    晶体管做电子开关

    晶体管
    YS YYDS
    发布于 :2023年07月04日 20:45:13

    晶体管电容电路设计!#晶体管 #电容 #电路 #电子#硬声创作季

    晶体管
    也许吧
    发布于 :2023年05月18日 09:30:18