0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

SiP正持续成长以缓解因晶体管尺寸日趋物理极限的压力

电子工程师 来源:长电科技 作者:长电科技 2021-01-20 18:01 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

摩尔定律,虽命名为“定律”,但究其本质更像是一条预言,一条在过去的 50 年间始终引导半导体行业发展的伟大预言。但是,现阶段摩尔定律下工艺的无限制成长终会遭遇一道名为“物理极限”的壁垒,如何绕过壁垒以延续乃至超越摩尔定律成为了现如今业界的发展重心。

如果说系统级芯片(System on Chip,英文简称 SoC)技术是摩尔定律不断发展所产生的重要产物,那么系统级封装(System in Package,英文简称 SiP)技术便是实现超越摩尔定律的关键路径。在“后摩尔定律”所提供的关键助力之下,SiP 生态系统正持续成长以缓解因晶体管尺寸日趋物理极限产生的压力。

6cd7c568-5924-11eb-8b86-12bb97331649.png

(图片来源:TSMC) 随着 5G 通信机器学习技术应用的快速普及,系统级封装 SiP 技术在短短的时间内便已经成为实现微系统功能多样化、集成异构化、体积及成本最小化的最优方案。

对于 SiP 技术的生态系统,除了业内人士非常熟悉的半导体材料和计算机辅助设计(CAD)软件之外,IC 基板技术及与之关联的供应链同样是 SiP 生态系统的重要一环。上图所示为当前半导体封测行业中常见的基板技术及其趋势。 目前从技术发展的趋势来看,双面塑模成型技术、电磁干扰屏蔽技术、激光辅助键合技术可以并称为拉动系统级封装技术发展的“三驾创新马车”。NO.1双面塑模成型技术双面塑模成型技术(Double-Sided Molding Technology)之所以成为系统级封装工程专家的新宠,主要有两个原因: (一)有效减少封装体积以节省空间。 (二)有效缩短多个裸芯(Bare Dies)及被动元件之间的连接线路以降低系统阻抗、提升整体电气性能。 更小的封装体积、更强的电气性能,为双面塑模成型技术在 SiP 领域的广泛应用前景提供了良好的基础。下图所示为一例由长电科技成功导入规模量产的双面塑模成型 SiP 射频前端模块产品。

长电科技的双面封装 SiP 产品采用了多项先进工艺以确保双面塑模成型技术的成功应用。该产品采用了 C-mold 工艺,实现了芯片底部空间的完整填充,并有效减少了封装后的残留应力, 保证了封装的可靠性。

同时 Grinding 工艺的应用,使封装厚度有了较大范围的选择,同步实现精准控制产品的厚度公差。为了去除流程中残留的多余塑封料,长电科技还采用了 Laser ablation 工艺,以确保产品拥有更好的可焊性。

这项技术看似稀松平常,实则机关暗藏,每一项创新技术的成功落地都要经历许多挑战。双面塑模成型(Double-Sided Molding Technology)技术的落地主要面临着以下三大挑战: (一)塑模成型过程中的翘曲问题。 (二)背面精磨(Back Grinding)过程中的管控风险。 (三)激光灼刻(Laser Ablating)及锡球成型(Solder Ball Making)中的管控风险。 面对全新工艺所带来的诸多挑战,长电科技选择直面困难,攻克一系列技术难题,并成功于 2020 年 4 月通过全球行业领先客户的认证,实现了双面封装 SiP 产品的量产。 在这项全新突破的工艺中,长电科技严格把控生产流程,采用高度自动化的先进制程,将在双面塑模成型过程可能发生的各类风险隐患进行了有效降低。

原文标题:详解 SiP 技术体系中的三驾创新马车(一)

文章出处:【微信公众号:长电科技】欢迎添加关注!文章转载请注明出处。

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    336

    文章

    30002

    浏览量

    258477
  • SiP
    SiP
    +关注

    关注

    5

    文章

    537

    浏览量

    107468
  • 长电科技
    +关注

    关注

    5

    文章

    388

    浏览量

    33351

原文标题:详解 SiP 技术体系中的三驾创新马车(一)

文章出处:【微信号:gh_0837f8870e15,微信公众号:长电科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    电压选择晶体管应用电路第二期

    三极Q的集电极电压,三极Q集电极电压远大于Vin,这样就很方便的控制电压选择晶体管了。下图是改进的电路: 关于电压选择晶体管的原理,大家可以搜索《电压选择
    发表于 11-17 07:42

    晶体管的定义,晶体管测量参数和参数测量仪器

    晶体管是一种半导体材料为基础的电子元件,具有检波、整流、放大、开关、稳压和信号调制等多种功能‌。其核心是通过控制输入电流或电压来调节输出电流,实现信号放大或电路开关功能‌。 基本定义 晶体管泛指
    的头像 发表于 10-24 12:20 251次阅读
    <b class='flag-5'>晶体管</b>的定义,<b class='flag-5'>晶体管</b>测量参数和参数测量仪器

    多值电场型电压选择晶体管结构

    多值电场型电压选择晶体管结构 为满足多进制逻辑运算的需要,设计了一款多值电场型电压选择晶体管。控制二进制电路通断需要二进制逻辑门电路,实际上是对电压的一种选择,而传统二进制逻辑门电路通常比较复杂
    发表于 09-15 15:31

    晶体管架构的演变过程

    芯片制程从微米级进入2纳米时代,晶体管架构经历了从 Planar FET 到 MBCFET的四次关键演变。这不仅仅是形状的变化,更是一次次对物理极限的挑战。从平面晶体管到MBCFET,
    的头像 发表于 07-08 16:28 1893次阅读
    <b class='flag-5'>晶体管</b>架构的演变过程

    下一代高速芯片晶体管解制造问题解决了!

    先进的晶体管架构,是纳米片晶体管(Nanosheet FET)的延伸和发展,主要用于实现更小的晶体管尺寸和更高的集成密度,满足未来半导体工
    发表于 06-20 10:40

    无结场效应晶体管详解

    当代所有的集成电路芯片都是由PN结或肖特基势垒结所构成:双极结型晶体管(BJT)包含两个背靠背的PN 结,MOSFET也是如此。结型场效应晶体管(JFET) 垂直于沟道方向有一个 PN结,隧道穿透
    的头像 发表于 05-16 17:32 996次阅读
    无结场效应<b class='flag-5'>晶体管</b>详解

    LP395 系列 36V 功率晶体管数据手册

    LP395 是一款具有完全过载保护的快速单片晶体管。这非常 片上包括高增益晶体管、电流限制、功率限制和热 过载保护,使其几乎难以任何类型的过载而销毁。适用于 该器件采用环氧树脂 TO-92
    的头像 发表于 05-15 10:36 552次阅读
    LP395 系列 36V 功率<b class='flag-5'>晶体管</b>数据手册

    多值电场型电压选择晶体管结构

    多值电场型电压选择晶体管结构 为满足多进制逻辑运算的需要,设计了一款多值电场型电压选择晶体管。控制二进制电路通断需要二进制逻辑门电路,实际上是对电压的一种选择,而传统二进制逻辑门电路通常比较复杂
    发表于 04-15 10:24

    晶体管电路设计(下)

    晶体管,FET和IC,FET放大电路的工作原理,源极接地放大电路的设计,源极跟随器电路设计,FET低频功率放大器的设计与制作,栅极接地放大电路的设计,电流反馈型OP放大器的设计与制作,进晶体管
    发表于 04-14 17:24

    智能计算新纪元:具记忆功能的晶体管问世

    在当今电子工业中,对更快、更高效组件的需求巨大,满足现代计算的需要。传统晶体管正逐渐达到其物理和操作极限,它们在数据中心中消耗大量能源和空间,尤其是在需要数十亿个
    的头像 发表于 03-11 11:34 664次阅读
    智能计算新纪元:具记忆功能的<b class='flag-5'>晶体管</b>问世

    晶体管电路设计(下) [日 铃木雅臣]

    本书主要介绍了晶体管,FET和Ic,FET放大电路的工作原理,源极接地放大电路的设计,源极跟随电路的设计,FET低频功率放大器的设计和制作,栅极接地放大电路的设计,电流反馈行型op放大器的设计与制作
    发表于 03-07 13:55

    氮化镓晶体管的并联设计技术手册免费下载

    。 ‌ 目的 ‌:本手册详细阐述了氮化镓(GaN)晶体管并联设计的具体细节,旨在帮助设计者优化系统性能。 二、氮化镓的关键特性及并联好处 1. 关键特性 ‌ 温度系数的R DS(on) ‌:有助于并联器件的热平衡。 ‌ 稳定的门槛电压V GS(th) ‌:在工作
    的头像 发表于 02-27 18:26 1009次阅读

    晶体管电路设计与制作

    这本书介绍了晶体管的基本特性,单电路的设计与制作, 双管电路的设计与制作,3~5电路的设计与制作,6以上电路的设计与制作。书中具体内容有:直流工作解析,交流工作解析,接地形式,单
    发表于 02-26 19:55

    互补场效应晶体管的结构和作用

    随着半导体技术不断逼近物理极限,传统的平面晶体管(Planar FET)、鳍式场效应晶体管(FinFET)从平面晶体管到FinFET的演变,
    的头像 发表于 01-24 10:03 4233次阅读
    互补场效应<b class='flag-5'>晶体管</b>的结构和作用