关于CSP封装在FT测试中对芯片温度校准的一些方法

IC运营工程技术科普篇识

Q1：HTOL算FIT的时候 老化电压有很多组 那么计算电压加速系数的时候，每组电压都需要算吗？还是怎么样的？Answer：以core电压为准，1.1V按照1.21V做也是在安全范围内，没有加压。

Q2：Die表面钝化层的具体作用有哪些？及不同种类芯片的钝化层工艺是否存在差异？Answer：钝化层一般是氮化硅，有些用氮氧化硅，有些在氮化硅上面再长一层PI Polyimide。

Q3：钝化层氮化硅，和二氧化硅，厚度多少A？Answer： 3000+6000A。具体看工艺，不过差不多就是这个数据。可以直接问foundry 或者去查interconnect model document, 或者查XRC文件，都会有passivation厚度信息。

Q4：Sensor 和memory 之类的芯片做ATE测试时有必要做WLBI（提高温度和电压）测试，来对处于早期失效边缘的芯片进行筛选和分类吗？

Answer： WLBI 是指wafer level BI, NAND 根据产品等级, 高DPPM等级的要做BI, 50cycle full array 读写, week point stress 等。可以wafer level 也可以封装后做。电压corner 一样都会做的。起码worst corner 测试。还是看产品DPPM需求。高DPPM等级大概为每百万颗芯片的缺陷数，还是1颗芯片每百万像素的缺陷数呢？两者都可以算，看产品卡什么样spec，如果一个像素fail就认为这颗料fail，还是允许一些fail bit, 对于NAND 有redundancy Column，及CRC纠错，一般客户按芯片DPPM要求。

Q5：关于CSP封装在FT测试中对芯片温度校准的一些方法吗？目的是需要通过测试当前芯片温度从而对芯片内部T-sensor进行校准。

Answer： 可以的，chuck温度就是设定温度。一般TS测试用尽量低的功耗模式，最好只有TS在工作。 开放环境芯片TS要求0.5℃精度较难，用腔体结构的有可能。1%的精度还是可以达到的。 要准的话你可能要把斜率也要校准出来，单点还不行。一般应用时， 计算出来的温度 = 25度 + 斜率 * （readout_code - TS_code@25c)。斜率和ts_code@25c 都是校准出来的。如果要求不高，斜率不校准，用个常数。

责任编辑：xj

原文标题：季丰电子IC运营工程技术知乎 – W51

文章出处：【微信公众号：上海季丰电子】欢迎添加关注！文章转载请注明出处。