继SK海力士日前宣布在M14和建设中的M16工厂均引入EUV光刻机后,三星也坐不住了。
按照三星的说法,自2014年以来,EUV光刻参与的晶圆超过了400万片,公司积累了丰富的经验,也比其它厂商掌握更多诀窍,领先对手1到2年。
据悉,三星的1z nm DRAM第三代内存已经用上了一层EUV,第四代1a nm将增加到4层。EUV光刻机的参与可以减少多重曝光工艺,提供工艺精度,从而可以减少生产时间、降低成本,并提高性能。
尽管SK海力士、美光等也在尝试EUV,但层数过少对效率提升并不明显,也就是单位成本高,毕竟EUV光刻机买一台要10亿元。三星这方面倒是有优势,因为自己还有晶圆厂,“东方不亮西方亮”光刻机的利用率很高。
责编AJX
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
三星电子
+关注
关注
34文章
15891浏览量
182880 -
晶圆
+关注
关注
53文章
5349浏览量
131705 -
EUV光刻机
+关注
关注
2文章
129浏览量
15792
发布评论请先 登录
相关推荐
热点推荐
三星公布首批2纳米芯片性能数据
三星公布了即将推出的首代2nm芯片性能数据;据悉,2nm工艺采用的是全栅极环绕(GAA)晶体管技术,相比第二代3nm工艺,性能提升5%,功耗
【新启航】玻璃晶圆 TTV 厚度在光刻工艺中的反馈控制优化研究
一、引言
玻璃晶圆在半导体制造、微流控芯片等领域应用广泛,光刻工艺作为决定器件图案精度与性能的关键环节,对玻璃晶圆的质量要求极为严苛 。总厚度偏差(TTV)是衡量玻璃晶圆质量的重要指标,其厚度
白光干涉仪在EUV光刻后的3D轮廓测量
EUV(极紫外)光刻技术凭借 13.5nm 的短波长,成为 7nm 及以下节点集成电路制造的核心工艺,其光刻后形成的三维图形(如鳍片、栅极、
EUV光刻胶材料取得重要进展
电子发烧友网综合报道 随着集成电路工艺的不断突破, 当制程节点持续向7nm及以下迈进,传统的光刻技术已难以满足高精度、高密度的制造需求,此时,波长13.5nm的极紫外(EUV)光刻技术
3D 共聚焦显微镜 | 芯片制造光刻工艺的表征应用
光刻工艺是芯片制造的关键步骤,其精度直接决定集成电路的性能与良率。随着制程迈向3nm及以下,光刻胶图案三维结构和层间对准精度的控制要求达纳米级,传统检测手段难满足需求。光子湾3D共聚焦
光刻工艺中的显影技术
一、光刻工艺概述 光刻工艺是半导体制造的核心技术,通过光刻胶在特殊波长光线或者电子束下发生化学变化,再经过曝光、显影、刻蚀等工艺过程,将设计在掩膜上的图形转移到衬底上,是现代半导体、微
回收三星S21指纹排线 适用于三星系列指纹模组
深圳帝欧电子回收三星S21指纹排线,收购适用于三星S21指纹模组。回收三星指纹排线,收购三星指纹排线,全国高价回收三星指纹排线,专业求购指纹
发表于 05-19 10:05
今日看点丨美国宣布:征收高达3403%关税!;传三星停产DDR4
改进EUV光刻制造技术。与此同时,三星还获得了High-NA EUV光刻设备技术的优先权。 据外媒报道,ASML现在似乎放弃了与
发表于 04-22 11:06
•1468次阅读
三星在4nm逻辑芯片上实现40%以上的测试良率
三星电子在 HBM3 时期遭遇了重大挫折,将 70% 的 HBM 内存市场份额拱手送给主要竞争对手 SK 海力士,更是近年来首度让出了第一大 DRAM 原厂的宝座。这迫使三星在 HBM4 上采用
发表于 04-18 10:52
三星否认重新设计1b DRAM
问题,在2024年底决定在改进现有1b nm工艺的同时,从头设计新版1b nm DRAM。 不过,三星通过相关媒体表示相关报道不准确。尽管三星否认了重新设计,但有业内人士透露,三星的目
三星重启1b nm DRAM设计,应对良率与性能挑战
近日,据韩媒最新报道,三星电子在面对其12nm级DRAM内存产品的良率和性能双重困境时,已于2024年底作出了重要决策。为了改善现状,三星决定在优化现有1b nm工艺的基础上,全面重新
日本首台EUV光刻机就位
据日经亚洲 12 月 19 日报道,Rapidus 成为日本首家获得极紫外 (EUV) 光刻设备的半导体公司,已经开始在北海道芯片制造厂内安装极紫外光刻系统。 它将分四个阶段进行安装,设备安装预计在

三星部署扩展EUV光刻工艺,争取提高性能
评论