继SK海力士日前宣布在M14和建设中的M16工厂均引入EUV光刻机后,三星也坐不住了。
按照三星的说法,自2014年以来,EUV光刻参与的晶圆超过了400万片,公司积累了丰富的经验,也比其它厂商掌握更多诀窍,领先对手1到2年。
据悉,三星的1z nm DRAM第三代内存已经用上了一层EUV,第四代1a nm将增加到4层。EUV光刻机的参与可以减少多重曝光工艺,提供工艺精度,从而可以减少生产时间、降低成本,并提高性能。
尽管SK海力士、美光等也在尝试EUV,但层数过少对效率提升并不明显,也就是单位成本高,毕竟EUV光刻机买一台要10亿元。三星这方面倒是有优势,因为自己还有晶圆厂,“东方不亮西方亮”光刻机的利用率很高。
责编AJX
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
三星电子
+关注
关注
34文章
15896浏览量
183213 -
晶圆
+关注
关注
53文章
5446浏览量
132715 -
EUV光刻机
+关注
关注
2文章
129浏览量
15870
发布评论请先 登录
相关推荐
热点推荐
中国打造自己的EUV光刻胶标准!
其他工艺器件的参与才能保障芯片的高良率。 以光刻胶为例,这是决定芯片 图案能否被精准 刻下来的“感光神经膜”。并且随着芯片步入 7nm及以下先进制程芯片 时代,不仅需要EUV光刻机
新型HERB技术如何重塑芯片蚀刻工艺
在芯片制造的精密世界中,蚀刻工艺是决定电路精度和性能的关键步骤。近年来,离子传输技术的突破正在悄然改变这一领域的游戏规则。本文将通过对比传统正弦波技术与新型HERB技术,解析蚀刻工艺的演进及其对半导体产业的影响。
台阶仪在集成电路制造中的应用:高端光刻胶材料纯化研究进展
随着集成电路制程节点不断向纳米尺度迈进,光刻技术已从紫外全谱(g线、i线)发展到深紫外(KrF、ArF)乃至极紫外(EUV)光源。光刻胶作为光刻工艺的核心材料,其纯度直接影响
三星公布首批2纳米芯片性能数据
三星公布了即将推出的首代2nm芯片性能数据;据悉,2nm工艺采用的是全栅极环绕(GAA)晶体管技术,相比第二代3nm工艺,性能提升5%,功耗
【新启航】玻璃晶圆 TTV 厚度在光刻工艺中的反馈控制优化研究
一、引言
玻璃晶圆在半导体制造、微流控芯片等领域应用广泛,光刻工艺作为决定器件图案精度与性能的关键环节,对玻璃晶圆的质量要求极为严苛 。总厚度偏差(TTV)是衡量玻璃晶圆质量的重要指标,其厚度
白光干涉仪在EUV光刻后的3D轮廓测量
EUV(极紫外)光刻技术凭借 13.5nm 的短波长,成为 7nm 及以下节点集成电路制造的核心工艺,其光刻后形成的三维图形(如鳍片、栅极、
EUV光刻胶材料取得重要进展
电子发烧友网综合报道 随着集成电路工艺的不断突破, 当制程节点持续向7nm及以下迈进,传统的光刻技术已难以满足高精度、高密度的制造需求,此时,波长13.5nm的极紫外(EUV)光刻技术
3D 共聚焦显微镜 | 芯片制造光刻工艺的表征应用
光刻工艺是芯片制造的关键步骤,其精度直接决定集成电路的性能与良率。随着制程迈向3nm及以下,光刻胶图案三维结构和层间对准精度的控制要求达纳米级,传统检测手段难满足需求。光子湾3D共聚焦
MEMS制造领域中光刻Overlay的概念
在 MEMS(微机电系统)制造领域,光刻工艺是决定版图中的图案能否精确 “印刷” 到硅片上的核心环节。光刻 Overlay(套刻精度),则是衡量光刻机将不同层设计图案对准精度的关键指标。光刻
减少光刻胶剥离工艺对器件性能影响的方法及白光干涉仪在光刻图形的测量
引言 在半导体制造领域,光刻胶剥离工艺是关键环节,但其可能对器件性能产生负面影响。同时,光刻图形的精确测量对于保证芯片制造质量至关重要。本文将探讨减少
光刻工艺中的显影技术
一、光刻工艺概述 光刻工艺是半导体制造的核心技术,通过光刻胶在特殊波长光线或者电子束下发生化学变化,再经过曝光、显影、刻蚀等工艺过程,将设计在掩膜上的图形转移到衬底上,是现代半导体、微
回收三星S21指纹排线 适用于三星系列指纹模组
深圳帝欧电子回收三星S21指纹排线,收购适用于三星S21指纹模组。回收三星指纹排线,收购三星指纹排线,全国高价回收三星指纹排线,专业求购指纹
发表于 05-19 10:05
今日看点丨美国宣布:征收高达3403%关税!;传三星停产DDR4
改进EUV光刻制造技术。与此同时,三星还获得了High-NA EUV光刻设备技术的优先权。 据外媒报道,ASML现在似乎放弃了与
发表于 04-22 11:06
•1532次阅读
三星部署扩展EUV光刻工艺,争取提高性能
评论