芯片显微：AMD Zen3内核32MB三级缓存分成32块
Fritzchens Fritz是芯片圈儿里的神人，它拍摄了大量的芯片显微照片，美轮美奂，感兴趣的可以去它的 Twitter 、 Flickr 等频道关注。
利用他拍的精美照片，我们可以细细品味一颗颗芯片的内部设计，推特网友@Locuza_ 就研究了 最新的AMD Zen3架构。
先放图！
这是Zen3架构的一个CCX模块，如今也等效于一颗CCD芯片，包含八个CPU核心、4MB二级缓存、32MB三级缓存等。
八个CPU核心分为左右两列，相比于Zen2核心略长了一些，内部还可见各种不同模块 ，其中FPU浮点控制单元、浮点寄存器单元、微代码ROM的位置没有变化，以及32KB一级数据缓存也很相似，32KB一级指令缓存、4K微操单元、二级缓存BTB/DTLB等则大为不同，位置也变了。
CPU核心旁边二级缓存没什么变化，分为两个256KB的部分，中间和一侧是相应的控制单元。
三级缓存则是变化最大的 ，总容量还是32MB没有变，但从独立的两组16MB成为统一的整体，所有核心共享。
但是在显微镜下可以看到， 32MB三级缓存并非铁板一块，而是分成了32块，每块都是1MB，组成一个统一的阵列。
顶部的中间是Infinity Fabric通道控制器，用来连接其他CCD和IOD，右上角是系统管理单元，左上角则是用来调试和晶圆测试的特殊部分。
责任编辑：PSY
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
芯片
+关注
关注
447文章
47788浏览量
409096 -
amd
+关注
关注
25文章
5197浏览量
132632 -
内核
+关注
关注
3文章
1309浏览量
39846
发布评论请先 登录
相关推荐
Linux 6.8初步整合AMD Zen 5处理器代码
Linux 6.8版本已初步加入Zen 5 CPU的相关编码。AMD自上周公布AMD 1Ah系列00h至0Fh （即Zen 5）处理器的效能监测计数值文件后，又向
AMD拟2024年第3季度量产Zen 5芯片，加强AI终端布局
据最新报道，AMD计划于2024年第三季度投产Zen 5处理器，此举旨在提升AI终端部署，包括桌面、笔记本及服务器领域。AMD与台积电紧密合作，将负责开发拥有“涅槃”之名的Zen 5
首发i9-14900HX 华硕天选5 Pro详细评测报告
简单说来，i9-14900HX其实就是移动版的i9-14900K，它拥有8 P-Core和16 E-Core，共16核心24线程，32MB二级缓存和36MB三级
发表于 01-11 11:16
•2073次阅读
i5-13500H和锐龙7 7840H对比测试分析
不同于桌面Zen4处理器所采用的CPU-Die与I/O Die分离的Chiplets设计方案，为了降低功耗，笔记本端的Zen4构架锐龙处理器采用的是单Die设计，同时将三级缓存从
发表于 12-01 09:56
•1488次阅读
96核心85999元！AMD Zen4线程撕裂者正式开卖
撕裂者PRO 7000WX最多96核心192线程、96MB二级缓存、384MB三级缓存，最高频率5.3GHz，支持八通道DDR5-5200、
100MB缓存！AMD游戏神U再添两员悍将：超便宜
一个是锐龙7 5700X3D，可以视为锐龙7 5800X3D的降频版，主频从3.4-4.5GHz来到了3.0-4.1GHz，同时依然有8核心16线程、4MB二级缓存、96MB三级
AMD EPYC 9554处理器参数分析
AMD EPYC 9554处理器是第四代AMD EPYC处理器家族中的主流型号，这是一款兼具频率与核心数量的处理器。它采用5nm先进制程，“Zen 4”架构，64核心128线程，三级
发表于 11-20 16:36
•607次阅读
Zen4架构3D缓存处理器EPYC 9684X详细评测
从AMD给出的图片来看，Genoa-X的采用的是混合键合的方式实现了CPU核心和SRAM核心的连接。AMD可以为每个CCD增加64MB SRAM L3缓存，是原生CCD中包含的
发表于 09-13 15:41
•640次阅读
cpu处理器参数怎么看
，单位为MHz。
倍频：表示主频与外频的比值。
制程：表示芯片上晶体管之间的连接导线的线宽，单位为纳米，数字越小水平越高。
缓存大小：包括一级缓存、二
发表于 09-05 16:42
Arm Neoverse V2参考设计版本C技术概述
的电源、性能和面积(PPA)目标和其他关键要求。
RD-V2提供以下功能：
·32个MP1 ARMv9.0-A ARM®Neoverse™V2内核，支持直接连接和2MB专用，
每个核心的专用二级高速缓存
发表于 08-11 07:54
从AMD CPU IO Die演进看高速接口IP发展趋势
可以看到霄龙3代和2代的核心参数改变不大，3代CCD和2代的CCD都是采用台积电7nm的工艺，但是从Zen2架构到Zen3架构的改变还是蛮大的，比如AMD将原来Zen2 CCX中
工商网监
评论