第二层上的PCB布线-打破固定规则

传统观念一直认为第二层是没有终点或中断的地平面。从理论上讲，无论如何。在英特尔，摩托罗拉，德州仪器（TI）和其他先驱者的处理器上不断发展，我们认为这些真理是不言而喻的。第二层的接地层是来自不受控制的阻抗的暴政。不一定是这样了。

大约五年前，英特尔放弃了供湖泊使用的Trails and Wells作为64位计算设备的项目名称。到目前为止，英特尔采用了一种被称为“通道”的封装设计理念。针距仍然相当大，而从战略上讲，排球要减少一些，以便有足够的空间供扇出。

通过通道-通孔时代的终结

如果按照他们建议的方式进行操作，则可以使用通孔技术在普通PCB上实现Bay Trail器件。除了指定用于通孔的区域之外，您会注意到的是它在基板上有两个骰子，从而使其具有矩形的尺寸，而不是正方形的。显而易见，许多工程都投入到了低成本PCB的制造中。在某些情况下，他们会争取4层的参考设计。那些日子。

在现实世界中，某些其他功能的存储类型已成为实施所谓的低技术解决方案的技术驱动力。同时，移动芯片业务正集中在其他地方。苹果，三星，高通等公司正在推出具有较低功耗的小型设备。

在控制成本的同时发展技术

输入第七代SkyLake。连同第八，第九和第十代，外形不再假装具有非HDI解决方案。您将使用微孔来访问许多层。英特尔仍然希望节俭。注意到参考设计和相当冗长的应用笔记集，似乎他们正在努力减少在将较新的移动芯片安装到板上时将要面临的层压周期数。

新一代零件的销配置具有两个不同的螺距。内核有一个较大引脚的网格，用于供电和接地。该引脚场被一帧更细的音调信号所包围。一排排中心位于0.5毫米中心的球在300个电源和接地垫的顶部提供了大约1000个信号引脚。

那些宽间距焊盘适合使用PCB的另一侧在电源和接地网格上捆扎并联电容器。即使应用笔记中提到要使用微型电容器，但与电源/接地引脚对相比，电容的数量会更多。应该说：尽早将电源和接地管线插入那里，这样就可以防止感应环路的长度超过必要的时间。

像往常一样，令人恐惧的XO引脚正沿着边缘。通常，这意味着在设备或基板上会有一些多余的管道来实现。当涉及到球映射时，围绕设备外边缘的引脚最为珍贵。这是一个优秀的芯片团队，不仅考虑硅之外的世界。太多设备无耻地将PLL或其他噪声电路映射到了网格内部。我离题了。

在追赶行业的同时保持成本意识，这意味着我们将不得不利用芯片下的可用房地产来进行创新。在SOC的附近，每一层都是一个路由层。一旦走线离开高密度区域，样式可能会更改为更传统的图层用法。阻抗会在以后出现。

高密度互连架构

最好的情况是将地线-信号线-信号线-地线堆叠起来。您可能希望在两个相邻信号层上进行正交布线。如果走线方式相同，则尝试在第2层走线的气隙上布线第3层。相同的四层将在叠层的另一侧重复，并在其中叠置一层配电网对在两者之间。

目标是通过一小段网络远离设备中心布线，这些网络实际上必须具有用于阻抗控制的牢固接地基础。其余的连接是根据部门的大脑信任来确定的层次结构。

在大多数情况下，您可以通过放置布线难题的位置来帮助原因。此策略也适用于较小的设备。在外层上使用短而直接的走线，并放置一个过孔来驱动任何长度的走线。

随手调整放置位置并不少见。将外层用作接地层意味着组件的封装将破坏接地平面之一。对于外层路由同样如此。通过几次迭代，使布局适应利用第二层路由变得直观。

保持裸露的走线短并且用接地层围绕组件，这对于抑制EMI产生了奇迹。只要走线和细分的电源平面之间存在较厚的材料带，就可以在一个实体平面和一个破碎平面上进行内层布线。核心部分是使用该技术的自然场所。

当然，PCIe卡和类似的外形尺寸包括在外层上倒入固态铜。表面积具有散热和EMI抑制的双重好处，使其毫不费力。从已建立的规范中获取一些线索，并利用几何图形来创建符合预期的具有成本效益的布局。